JPS5878239A - 演算制御回路 - Google Patents

演算制御回路

Info

Publication number
JPS5878239A
JPS5878239A JP17690181A JP17690181A JPS5878239A JP S5878239 A JPS5878239 A JP S5878239A JP 17690181 A JP17690181 A JP 17690181A JP 17690181 A JP17690181 A JP 17690181A JP S5878239 A JPS5878239 A JP S5878239A
Authority
JP
Japan
Prior art keywords
circuit
output
interrupt
interrupting
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17690181A
Other languages
English (en)
Other versions
JPS6240735B2 (ja
Inventor
Seiichi Hirai
誠一 平井
Yasunobu Nakayama
中山　恭伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP17690181A priority Critical patent/JPS5878239A/ja
Publication of JPS5878239A publication Critical patent/JPS5878239A/ja
Publication of JPS6240735B2 publication Critical patent/JPS6240735B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/48—Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806—Task transfer initiation or dispatching
    • G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はマイクロプログラム方式の演算制御回路に関す
る。
マイクロプログラム方式の処理装置においては、そのス
トアード、プログラムにより演算を実行する。ここで外
乱等による異常時処理または重要度及び緊急度の大きい
入力を処理するために、プログラムによりマスクできな
い割込回路を有するマイクロプログラム方式がある。し
かしこのものにあっては、割込がなされると直ちに割込
動作が行なわれるため、該割込以前の処理が切断された
まま放置されるかおるいは割シ込みルーチン内で適切な
後処理が必要となシ、そのためのデータ格納用メモリー
が必要となる・また近接した時間内に複数の割込みがな
されると、先に行なわれた割込による処理が後に行なわ
れる割込で寸断されたまま放置されるおそれもあった。
本発明は上記実情に鑑みてなされたもので、プログラム
によシマスフできない割込回路を有するマイクロプログ
ラム方式において、割込動作を、割込入力が与えられて
からある時間遅れて行なわせる遅延手段を設けることに
より、従来の問題点が改善できる演算制御回路を提供し
ようとするものである。
以下図面を参照して本発明の一実施例を説明する。図中
１はチャタリング防止回路で、この回路１は、マイクロ
コンピュータの集積回路外部から割込入力ａが与えられ
ると、そのチャタリングを除去して、入力変化に対して
安定な出力をディレィ回路２及び排他的オア回路３の一
入力端に供給し、デ（レイ回路２の出力は排他的オア回
路３の他の入力端に供給する。排他的オア回路３の出力
をセット入力とするフリップフロ、ｆ４は、割込入力が
変化したという情報を記憶し、フリ、ゾフロッゾ４がセ
ットされると、その出力すでタイ！５がカウントを開始
する。こＯタイマ５は皆定時間鮭過後に割込動作出力Ｃ
を出力すると共に７リツデフロツプ４をり七、トするが
、その一定時間前に上記フリッｆ７０．！４の出力すを
例えばステータスフラグに送り、割込動作があることを
事前にチェックできる。上記割込動作出力Ｃが発せられ
たことにより、グロダラムカウンタでアドレスが強制的
に指定される。
上記構成のものにあっては、下記の如き利点が具備され
る。即ち実際の割込動作は、タイマ５によりある時間後
行なわれるので、それまでの間にメモリーの退避等の処
置がとれ、従って強制割込しているにも係わらず一般の
データ入力として取扱える。またフリップフロ、グ４に
より、割込動作が行われることのチェ、り機能を４って
いるため、ｃｐｔｙ　（中央処理装置）が効率的に対処
できる。また排他的オア回路３０部分により、竜砧機の
７．り信号のように７．クオン（受話器をおろした状態
）から７ツクオフ（受話器を持ち上げた状態）（“０”
→″″１″）、フックオフから７．クオン（１”→″０
＃）に対して、どちらでも割込がかかるように入力変化
を検出することができる。また近接した時間内に複数の
割込があっても、ある時間遅れて割込動作を行なわせる
遅延手段があるため、その遅延時間内で先の割込による
処理を済ませてから後の割込による処理に移行させるこ
とができ、従って円滑な複数の割込処理が可能となる。
以上説明した如く本発明によれば、プログラムによりマ
スクできない割込回路を有するマイクロプログラム方式
において、ある時間遅れて割込動作を行なわせる遅延手
段を設けたため、割込以前の処理が寸断されたまま放置
されるおそれがなく、また効率的な処理が行なえる等の
利点を有したマイクロプログラム方式の演算制御回路が
提供′できるものである。
【図面の簡単な説明】
図は本発明の一実施例を示す＠路構成図である。 １・・・チャタリング防止回路、２・・・ディレィ、３
・・・排他的オア回路、４・・・フリップフロッグ、５
・・・タイマ（カウンタ）。

Claims (4)

    【特許請求の範囲】
  1. （１）プログラムによシマスフできない割込回路を有す
    るマイクロプログラム方式の演算制御回路において、割
    込動作を、割込入力が供給されてからある時間遅れて行
    なわせる遅延手段を具備したことを特徴と・する演算制
    御回路。
  2. （２）４前記遅延手段は、前記割込動作が行なわれるこ
    とを検出できる検出手段を具備する特許請求の範囲＄１
    項に記載の演算制御回路。
  3. （３）°前記割込動作は、前記割込入力の変化（“１″
    から１０”及びまたは１０１から“１“への変化）で行
    なわれる特許請求の範囲第１項または第２項に記載の演
    算制御回路。
  4. （４）　　前記割込入力は、電話機の７．クイ８号であ
    る特許請求の範囲第１項または纂３項に記載′の演算制
    御回路。
JP17690181A 1981-11-04 1981-11-04 演算制御回路 Granted JPS5878239A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17690181A JPS5878239A (ja) 1981-11-04 1981-11-04 演算制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17690181A JPS5878239A (ja) 1981-11-04 1981-11-04 演算制御回路

Publications (2)

Publication Number Publication Date
JPS5878239A true JPS5878239A (ja) 1983-05-11
JPS6240735B2 JPS6240735B2 (ja) 1987-08-29

Family

ID=16021730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17690181A Granted JPS5878239A (ja) 1981-11-04 1981-11-04 演算制御回路

Country Status (1)

Country Link
JP (1) JPS5878239A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60209845A (ja) * 1984-04-03 1985-10-22 Sony Corp 割り込み制御回路
JPS63120425U (ja) * 1987-01-28 1988-08-04
JPS64142U (ja) * 1987-06-16 1989-01-05
JPH01216452A (ja) * 1988-02-24 1989-08-30 Nec Corp シリアルデータ送信装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521234Y2 (ja) * 1986-05-30 1993-05-31
JPS6418547U (ja) * 1987-07-20 1989-01-30

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5125946A (ja) * 1974-08-27 1976-03-03 Kawasaki Heavy Ind Ltd
JPS5486244A (en) * 1977-12-21 1979-07-09 Nec Corp Information processor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5125946A (ja) * 1974-08-27 1976-03-03 Kawasaki Heavy Ind Ltd
JPS5486244A (en) * 1977-12-21 1979-07-09 Nec Corp Information processor

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60209845A (ja) * 1984-04-03 1985-10-22 Sony Corp 割り込み制御回路
JPS63120425U (ja) * 1987-01-28 1988-08-04
JPS64142U (ja) * 1987-06-16 1989-01-05
JPH0517709Y2 (ja) * 1987-06-16 1993-05-12
JPH01216452A (ja) * 1988-02-24 1989-08-30 Nec Corp シリアルデータ送信装置

Also Published As

Publication number Publication date
JPS6240735B2 (ja) 1987-08-29

Similar Documents

Publication Publication Date Title
JPS6152496B2 (ja)
JPS5878239A (ja) 演算制御回路
JPS6136665B2 (ja)
JPS57113152A (en) Dumping processing system
JP2731386B2 (ja) 制御装置
JPH04148246A (ja) ウオツチドツグタイマ
JP3757407B2 (ja) 制御装置
JPH08235074A (ja) 信号処理装置
JPH02259845A (ja) プロセッサ
JPS6349855A (ja) Ｃｐｕの割込み周期異常検出装置
JP3308670B2 (ja) イベントドリブン型処理装置の故障検出装置
JPS5920029A (ja) センサ−信号取込装置
JPS61281342A (ja) プログラムの暴走防止装置
JPS6156814B2 (ja)
JPH0635757A (ja) Ｃｐｕの異常検出装置
JPH0457125A (ja) コンピュータシステム
JPH04225432A (ja) ワンチップ・マイクロコンピュータの割り込み処理時間管理方式
JPS60123940A (ja) プログラム走行状態の検出及び監視方式
JPH04367012A (ja) 計算機の温度異常制御装置
JPH05257751A (ja) マイクロコンピュータ
JPS61121140A (ja) コンピユ−タの暴走検出方式
JPH0283677A (ja) マイクロコンピュータ
JPS5935250A (ja) プログラム制御装置
JPS63124156A (ja) メモリエラ−検知方法
JPH02166523A (ja) コンピュータの割込み誤動作防止装置