JPS61121140A - コンピユ−タの暴走検出方式 - Google Patents
コンピユ−タの暴走検出方式Info
- Publication number
- JPS61121140A JPS61121140A JP59242342A JP24234284A JPS61121140A JP S61121140 A JPS61121140 A JP S61121140A JP 59242342 A JP59242342 A JP 59242342A JP 24234284 A JP24234284 A JP 24234284A JP S61121140 A JPS61121140 A JP S61121140A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- routine
- subroutine
- runaway
- timer counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明はコンピュータの動作時における暴走状態の検
出方式に関し、特に１チノプマイクロコンピュータの暴
走状態の検出に適用して好適なコンピュータの暴走検出
方式に関する。
出方式に関し、特に１チノプマイクロコンピュータの暴
走状態の検出に適用して好適なコンピュータの暴走検出
方式に関する。
（従来の技術）
従来、１チツプマイクロコンビエータの動作における外
乱による暴走状態を検出する方式には、大きく分けて次
の２つがある。
乱による暴走状態を検出する方式には、大きく分けて次
の２つがある。
（イ） ＲＡＭ内容のチェックによる暴走状態の検出
、（ロ） ウォッチ・ドッグ・タイマを用いたハードウ
ェアによる暴走状態の検出。
、（ロ） ウォッチ・ドッグ・タイマを用いたハードウ
ェアによる暴走状態の検出。
上記（イ）の方式はソフトウェアにより行なうもので、
予めＲＡＭの任意のアドレスに対応する領域に任意のデ
ータを初期値として書込んでおき、プログラム実行時に
一定周期（例えば１ｍ５）で前記任意のアドレスの内容
である初期値が変イヒしたか否かを繰返し判断し、初期
値に変化があればマイクロコンピュータは暴走状態であ
るとするものである。この方式を実行するためのプログ
ラムは、例えば第２図に示す如きものである。第２図に
おいて、メインルーチン４には図示の如き１％ＡＭチェ
ックをするためのプログラムが組込まれており、このプ
ログラムに従って上記のＲＡＭチェックが行なわれる。
予めＲＡＭの任意のアドレスに対応する領域に任意のデ
ータを初期値として書込んでおき、プログラム実行時に
一定周期（例えば１ｍ５）で前記任意のアドレスの内容
である初期値が変イヒしたか否かを繰返し判断し、初期
値に変化があればマイクロコンピュータは暴走状態であ
るとするものである。この方式を実行するためのプログ
ラムは、例えば第２図に示す如きものである。第２図に
おいて、メインルーチン４には図示の如き１％ＡＭチェ
ックをするためのプログラムが組込まれており、このプ
ログラムに従って上記のＲＡＭチェックが行なわれる。
一方、上記（ロ）の方式はウォッチ・ドッグ・タイマ（
以下、ＷＤＴと略す）と呼ばれるハードウェアのタイマ
による処理時間の管理により暴走状態を検出する方式で
、例えば特開昭５８−１５８７５１号公報に記載されて
いる。第３図は、ＷＤＴにより暴走状態を検出する構成
を示すブロック図である。
以下、ＷＤＴと略す）と呼ばれるハードウェアのタイマ
による処理時間の管理により暴走状態を検出する方式で
、例えば特開昭５８−１５８７５１号公報に記載されて
いる。第３図は、ＷＤＴにより暴走状態を検出する構成
を示すブロック図である。
同図において、６はマイクロコンピュータ、７は出力バ
ノファゲート、８はマイクロコンピュータ６の動作に関
係なくシステムの電源が供給されている限りパルスを出
力する発振器、９は発振器８の出力をカウントするカウ
ンタ、及び１０はバッファである。カウンタ９は発振器
７の出力をカウントするが、マイクロコ／ビニ−タロが
正常に動作しているときはカウント値がオーバーフロー
する前にマイクロコンピュータ６から出カバソファゲー
ト７を介して与えられるリセット信号によりリセットさ
れ、従ってバッファＩＯからは暴走状態を示すアラーム
信号は出力されない。一方、マイクロコンピュータ６が
暴走状態になるとりセント信号はカウンタ９に与えられ
ず、従ってカウンタ９はオーバーフローし、バッファ１
０からアラーム信号が出力される。
ノファゲート、８はマイクロコンピュータ６の動作に関
係なくシステムの電源が供給されている限りパルスを出
力する発振器、９は発振器８の出力をカウントするカウ
ンタ、及び１０はバッファである。カウンタ９は発振器
７の出力をカウントするが、マイクロコ／ビニ−タロが
正常に動作しているときはカウント値がオーバーフロー
する前にマイクロコンピュータ６から出カバソファゲー
ト７を介して与えられるリセット信号によりリセットさ
れ、従ってバッファＩＯからは暴走状態を示すアラーム
信号は出力されない。一方、マイクロコンピュータ６が
暴走状態になるとりセント信号はカウンタ９に与えられ
ず、従ってカウンタ９はオーバーフローし、バッファ１
０からアラーム信号が出力される。
（発明が解決しようとする問題点）
しかしながら、上記（イ）及び（ロ）の暴走検出方式に
あっては、次の問題点を有する。
あっては、次の問題点を有する。
上記（イ）の方式では、プログラム中の各種サブルーチ
ン、例えば第２図のサブルーチン５の実行時において、
スタックの破壊によりＢＥ Ｔ Ｕ ＲＮ命令の実行に
よるメインルーチン４の戻り番地がサブルーチン５内と
なった場合、プログラムはサブルーチン５から抜けられ
なくなってしまい、メインルーチン４におけるＲ、ＡＭ
チェックができなくなり、暴走状態を検出することがで
きない。
ン、例えば第２図のサブルーチン５の実行時において、
スタックの破壊によりＢＥ Ｔ Ｕ ＲＮ命令の実行に
よるメインルーチン４の戻り番地がサブルーチン５内と
なった場合、プログラムはサブルーチン５から抜けられ
なくなってしまい、メインルーチン４におけるＲ、ＡＭ
チェックができなくなり、暴走状態を検出することがで
きない。
一方、上記（ロ）の方式では、ＷＴ）Ｔを・・−ドウエ
アで構成するためハードウェア量が大きくなってしまい
、更に既存のＷＤＴを持たない１チツプマイクロコンピ
ュータには適用できないという問題点があった。
アで構成するためハードウェア量が大きくなってしまい
、更に既存のＷＤＴを持たない１チツプマイクロコンピ
ュータには適用できないという問題点があった。
従って、この発明はこれらの問題点を解決し、ＷＤＴを
用いることなくかつサブルーチンの異常にも適切に対処
することができ、確実でコストパフォーマンスの優れた
マイクロコンピュータの暴走検出方式を提供することを
目的とする。
用いることなくかつサブルーチンの異常にも適切に対処
することができ、確実でコストパフォーマンスの優れた
マイクロコンピュータの暴走検出方式を提供することを
目的とする。
（問題点を解決するための手段）
この発明は、一定周期ごとにカウント動作を行なうタイ
マカウンタを用いる。このタイマカウンタは、既存のマ
イクロコンピュータに内蔵されているもので良〜・。こ
のタイマカウンタに対し、この発明はプログラムのメイ
ンルーチンにおいて、サブルーチンを呼ぶ命令の前にタ
イマカウンタをりでノドする命令を設け、更にサブルー
チンにおいて、メインルーチンへの復帰命令の前にタイ
マカウンタのオーバーフローを検出する命令を設けるこ
とにより構成される。
マカウンタを用いる。このタイマカウンタは、既存のマ
イクロコンピュータに内蔵されているもので良〜・。こ
のタイマカウンタに対し、この発明はプログラムのメイ
ンルーチンにおいて、サブルーチンを呼ぶ命令の前にタ
イマカウンタをりでノドする命令を設け、更にサブルー
チンにおいて、メインルーチンへの復帰命令の前にタイ
マカウンタのオーバーフローを検出する命令を設けるこ
とにより構成される。
（作 用）
メインルーチン実行中に、サブルーチンを呼ぶ前に設け
られたりセント命令により、タイマカウンタはリセット
される。次に、サブルーチンが呼 。
られたりセント命令により、タイマカウンタはリセット
される。次に、サブルーチンが呼 。
び出され、実行される。そして、サブルーチンにおける
メインルーチンへの復帰命令の前に設けられたタイマカ
ウンタのオーバーフローを検出する命令により、タイマ
カウンタがオーバーフローしたか否かがチェックされる
。このように、サブルーチンを呼び出す前にタイマカウ
ンタがリセットされ、一方サブルーチンにおけるＲＥＴ
ｔＪＲＮ命令の前にタイマカウンタのチェック動作が実
行されるので、サブルーチンが暴走してもタイマカウン
タがオーバーフローしたことを検出でき、この結果暴走
状態を検出することができる。
メインルーチンへの復帰命令の前に設けられたタイマカ
ウンタのオーバーフローを検出する命令により、タイマ
カウンタがオーバーフローしたか否かがチェックされる
。このように、サブルーチンを呼び出す前にタイマカウ
ンタがリセットされ、一方サブルーチンにおけるＲＥＴ
ｔＪＲＮ命令の前にタイマカウンタのチェック動作が実
行されるので、サブルーチンが暴走してもタイマカウン
タがオーバーフローしたことを検出でき、この結果暴走
状態を検出することができる。
（実施例）
以下、この発明を一実施例に基づき図面を参照して詳細
に説明する。
に説明する。
第１図はこの発明によるマイクロコンピュータの暴走検
出方式の一実施例におけるプログラムを示す図である。
出方式の一実施例におけるプログラムを示す図である。
同図において、■はメインルーチン、２はサブルーチン
、及び３は暴走対策ルーチンである。はじめに、図中の
ＪＴＭ命令につ（・て説明する。ＪＴＭ命令は、例えば
図示しなし・ｌチノプマイクロコンピュータに内蔵され
て（・るタイマカウンタのオーバーフローの有無を調べ
、オーバーフローしていたならばタイマカウンタをリセ
ノドし、ＪＴＭ命令のオペランド部に記述された分岐先
アドレスを図示しなし・プログラムカウンタて格納し、
一方オーバーフローしていなければ次の命令を実行させ
るものである。すなわち、メインルーチン１において、
サブルーチン２を呼ぶ命令（図中のＣＡＬＬ命令）の前
にＪＴＭ命令と、オペランド部に記述されたアドレス（
図中のＭｌ）に無条件に分岐する命令（図中のＪ ＵＭ
Ｐ命令）とを用し・、タイマカウンタをリセットしてア
ドレスＭ２に分岐する如く記述しである。一方、サブル
ーチン２にお（・て、サブルーチン２からの復帰命令（
図中のＲＥＴＵＲＮ命令）の前に、分岐先を暴走対策ル
ーチン３の先頭アドレス（図中のＲ８Ｔ）とするＪＴＭ
命令が設けられており、ＲＥＴＵＲＮ命令を実行する前
に必ずタイマカウンタのオーバーフローの有無がチェッ
クされる。また、暴走対策ルーチン３はＲ，ＳＴを先頭
アドレスとし、暴走が検出されたことに対応する処理が
記述されている。
、及び３は暴走対策ルーチンである。はじめに、図中の
ＪＴＭ命令につ（・て説明する。ＪＴＭ命令は、例えば
図示しなし・ｌチノプマイクロコンピュータに内蔵され
て（・るタイマカウンタのオーバーフローの有無を調べ
、オーバーフローしていたならばタイマカウンタをリセ
ノドし、ＪＴＭ命令のオペランド部に記述された分岐先
アドレスを図示しなし・プログラムカウンタて格納し、
一方オーバーフローしていなければ次の命令を実行させ
るものである。すなわち、メインルーチン１において、
サブルーチン２を呼ぶ命令（図中のＣＡＬＬ命令）の前
にＪＴＭ命令と、オペランド部に記述されたアドレス（
図中のＭｌ）に無条件に分岐する命令（図中のＪ ＵＭ
Ｐ命令）とを用し・、タイマカウンタをリセットしてア
ドレスＭ２に分岐する如く記述しである。一方、サブル
ーチン２にお（・て、サブルーチン２からの復帰命令（
図中のＲＥＴＵＲＮ命令）の前に、分岐先を暴走対策ル
ーチン３の先頭アドレス（図中のＲ８Ｔ）とするＪＴＭ
命令が設けられており、ＲＥＴＵＲＮ命令を実行する前
に必ずタイマカウンタのオーバーフローの有無がチェッ
クされる。また、暴走対策ルーチン３はＲ，ＳＴを先頭
アドレスとし、暴走が検出されたことに対応する処理が
記述されている。
尚、タイマカウンタがオーバーフローする時間（例えば
３Ｑｍｓ程度）は、サブルーチン２の処理時間より短い
必要がある。
３Ｑｍｓ程度）は、サブルーチン２の処理時間より短い
必要がある。
次に、動作について説明する。
メインルーチン１の実行時にＪＴＭ命令に達すると、タ
イマカウンタがオーバーフローしてし・るか否かがチェ
ックされる。オーバーフローしていなければ、次のＪ
ＵＭＰ命令が実行され、再びＪＴｆｖｌ命令が実行され
る。このとき、タイマカウンタがオーバーフローしてい
ると、タイマカウンタはりセットされるとともに、オペ
ランド部のアドレスＭ２がプログラムカウンタに設定さ
れ、ＳＵＢを先頭アドレスとするサブルーチン２が実行
される。
イマカウンタがオーバーフローしてし・るか否かがチェ
ックされる。オーバーフローしていなければ、次のＪ
ＵＭＰ命令が実行され、再びＪＴｆｖｌ命令が実行され
る。このとき、タイマカウンタがオーバーフローしてい
ると、タイマカウンタはりセットされるとともに、オペ
ランド部のアドレスＭ２がプログラムカウンタに設定さ
れ、ＳＵＢを先頭アドレスとするサブルーチン２が実行
される。
サブルーチン２において、ＪＴＭ命令に達すると、タイ
マカウンタがオーバーフローして℃・るか否かがチェッ
クされる。オーバーフローして（・なければ、次のＲＥ
ＴＵＲＮ命令が実行され、メインルーチン■に戻る。一
方、サブルーチン２の実行時にスタックの内容が破壊さ
れ、Ｒ，ＥＴＵＲＮ命令の実行による戻り番地がサブル
ーチン２内となった場合、戻り番地からＲＥＴＵＲＮ命
令までの処理が繰返えされる。そして、ＪＴＭ命令に達
するごとにタイマカウンタがチェックされ、チェックの
結果オーバーフローしていることが検出されると、ＪＴ
Ｍ命令のオペランド部に記述されたアドレスＲ，ＳＴに
分岐し、暴走対策ルーチン３が実行される。
マカウンタがオーバーフローして℃・るか否かがチェッ
クされる。オーバーフローして（・なければ、次のＲＥ
ＴＵＲＮ命令が実行され、メインルーチン■に戻る。一
方、サブルーチン２の実行時にスタックの内容が破壊さ
れ、Ｒ，ＥＴＵＲＮ命令の実行による戻り番地がサブル
ーチン２内となった場合、戻り番地からＲＥＴＵＲＮ命
令までの処理が繰返えされる。そして、ＪＴＭ命令に達
するごとにタイマカウンタがチェックされ、チェックの
結果オーバーフローしていることが検出されると、ＪＴ
Ｍ命令のオペランド部に記述されたアドレスＲ，ＳＴに
分岐し、暴走対策ルーチン３が実行される。
以上、この発明を一実施例に基づき説明した。
尚、メインルーチン１において逐次実行される暴走状態
検出の命令は従来から行なわれている方式（例えば前述
した（イ）の方式）を用いればよ（・。
検出の命令は従来から行なわれている方式（例えば前述
した（イ）の方式）を用いればよ（・。
（発明の効果）
以上説明したように、この発明によれば、既存のコンピ
ュータに内蔵のタイマカウンタを用い、メインルーチン
においてサブルーチンを呼ぶ命令の前にタイマカウンタ
をリセットする命令と、サブルーチンにおいてメインル
ーチンに復帰する命令の前にタイマカウンタのオーバー
フローを検出する命令とを設けたので、Ｗｌ）Ｔのよう
に・・−ドウエアによることなくかつサブルーチンの異
常にも適切に対処することができ、確実でコストパフォ
ーマンスの優れたコンピュータの暴走検出方式を提供す
ることができる。
ュータに内蔵のタイマカウンタを用い、メインルーチン
においてサブルーチンを呼ぶ命令の前にタイマカウンタ
をリセットする命令と、サブルーチンにおいてメインル
ーチンに復帰する命令の前にタイマカウンタのオーバー
フローを検出する命令とを設けたので、Ｗｌ）Ｔのよう
に・・−ドウエアによることなくかつサブルーチンの異
常にも適切に対処することができ、確実でコストパフォ
ーマンスの優れたコンピュータの暴走検出方式を提供す
ることができる。
第１図はこの発明の一実施例におけるプログラムを示す
図、第２図は従来のＲＡＭを用℃・た暴走検出方式を示
すプログラム、及び第３図は従来のウォッチ・ドッグ・
タイマを用いた暴走検出方式を示すブロック図である。 ■・・メインルーチン、 ２・・・サブルーチン、 ３・・・暴走対策ルーチン。
図、第２図は従来のＲＡＭを用℃・た暴走検出方式を示
すプログラム、及び第３図は従来のウォッチ・ドッグ・
タイマを用いた暴走検出方式を示すブロック図である。 ■・・メインルーチン、 ２・・・サブルーチン、 ３・・・暴走対策ルーチン。
Claims (1)
- コンピュータの暴走状態を検出する方式において、一定
周期ごとにカウント動作を行なうタイマカウンタを用い
、プログラムのメインルーチンにおいてサブルーチンを
呼ぶ命令の前に前記タイマカウンタをリセットする命令
と、サブルーチンにおいてメインルーチンへの復帰命令
の前に前記タイマカウンタのオーバーフローを検出する
命令とを設けたことを特徴とするコンピュータの暴走検
出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59242342A JPS61121140A (ja) | 1984-11-19 | 1984-11-19 | コンピユ−タの暴走検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59242342A JPS61121140A (ja) | 1984-11-19 | 1984-11-19 | コンピユ−タの暴走検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61121140A true JPS61121140A (ja) | 1986-06-09 |
Family
ID=17087767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59242342A Pending JPS61121140A (ja) | 1984-11-19 | 1984-11-19 | コンピユ−タの暴走検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61121140A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63268044A (ja) * | 1987-04-24 | 1988-11-04 | Nec Corp | ウオツチ・ドツグ・タイマ |
-
1984
- 1984-11-19 JP JP59242342A patent/JPS61121140A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63268044A (ja) * | 1987-04-24 | 1988-11-04 | Nec Corp | ウオツチ・ドツグ・タイマ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5257269A (en) | Error controller for use in debugging microprocessor | |
| US4638432A (en) | Apparatus for controlling the transfer of interrupt signals in data processors | |
| GB1424105A (en) | Programmed digital data processing system | |
| JPS61121140A (ja) | コンピユ−タの暴走検出方式 | |
| JPS62267869A (ja) | ベクトル・プロセツサにおける演算例外時の処理方式 | |
| WO1990005951A1 (en) | Method of handling unintended software interrupt exceptions | |
| JPH0830485A (ja) | デバッグ装置 | |
| JPH01166145A (ja) | Ｃｐｕ監視装置 | |
| JPS63150732A (ja) | プログラム走行監視装置 | |
| JPH02163844A (ja) | プロセサ監視回路 | |
| JPS63155330A (ja) | マイクロプログラム制御装置 | |
| JPH04364545A (ja) | メモリダンプ方法 | |
| JPS60140440A (ja) | 中央処理装置 | |
| JPH0230060B2 (ja) | ||
| JPH06266630A (ja) | トレース機能付き入出力制御装置 | |
| JPH0333939A (ja) | マイクロプロセッサ | |
| JPS6298435A (ja) | コンピユ−タの異常検出方法 | |
| JPS60205633A (ja) | 計算機システム | |
| JPS62241058A (ja) | 付加プロセツサ制御方式 | |
| JPS60100230A (ja) | 実時間主記憶部検査装置 | |
| JPS62127944A (ja) | 情報処理装置 | |
| JPS61267137A (ja) | 割込み動作制御方式 | |
| JPH05250275A (ja) | エラー処理方式 | |
| JPS6168645A (ja) | 命令再試行制御方式 | |
| JPS5975348A (ja) | 計算機の異常検出方法およびその装置 |