JPS62267869A - ベクトル・プロセツサにおける演算例外時の処理方式 - Google Patents
ベクトル・プロセツサにおける演算例外時の処理方式Info
- Publication number
- JPS62267869A JPS62267869A JP11126386A JP11126386A JPS62267869A JP S62267869 A JPS62267869 A JP S62267869A JP 11126386 A JP11126386 A JP 11126386A JP 11126386 A JP11126386 A JP 11126386A JP S62267869 A JPS62267869 A JP S62267869A
- Authority
- JP
- Japan
- Prior art keywords
- vector
- exception
- arithmetic
- operation exception
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 14
- 238000003672 processing method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 241001494479 Pecora Species 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（概要〕
少なくとも、ベクトル演算機構と、該演算の実行結果を
格納するメモリ機構と、ベクトル演算例外時の割り込み
制御機構と、該ベクトル演算例外の原因表示識別子機構
とを備えたベクトル・プロセッサにおいて、該ベクトル
演算の各要素番号毎に、該演算例外の種類を識別できる
演算例外の原因表示識別子を付加する機構を設けること
により、各要素毎の演算例外に対する割り込み処理を一
度の演算例外割り込みで行い、該演算例外を検出した後
の、上記メモリ機構への書き込みを、該演算例外を検出
した要素以降について抑止するか、抑止しないかの何れ
かにするようにしたものである。
格納するメモリ機構と、ベクトル演算例外時の割り込み
制御機構と、該ベクトル演算例外の原因表示識別子機構
とを備えたベクトル・プロセッサにおいて、該ベクトル
演算の各要素番号毎に、該演算例外の種類を識別できる
演算例外の原因表示識別子を付加する機構を設けること
により、各要素毎の演算例外に対する割り込み処理を一
度の演算例外割り込みで行い、該演算例外を検出した後
の、上記メモリ機構への書き込みを、該演算例外を検出
した要素以降について抑止するか、抑止しないかの何れ
かにするようにしたものである。
本発明は、ベクトル・プロセッサのアーキテクチュアに
係り、特にベクトル・プロセッサで、ベクトル命令を実
行して、特定の要素において演算例外を検出した時の処
理方式に関する。
係り、特にベクトル・プロセッサで、ベクトル命令を実
行して、特定の要素において演算例外を検出した時の処
理方式に関する。
最近の計算機技術の進歩に伴い、計算機で処理されるデ
ータ量の増加と、多様化が行われるにつれ、プログラム
の規模も益々膨大になり、その構成も複雑化しており、
ベクトルプロセッサのプログラムについても例外ではな
く、該プログラムのデバッグ作業の効率を高めるための
デバッグ機能の強化が要求されるようになってきている
。
ータ量の増加と、多様化が行われるにつれ、プログラム
の規模も益々膨大になり、その構成も複雑化しており、
ベクトルプロセッサのプログラムについても例外ではな
く、該プログラムのデバッグ作業の効率を高めるための
デバッグ機能の強化が要求されるようになってきている
。
一方、最近の半導体技術の著しい進歩に伴って、高集積
化動向が一段と促進され、所謂超高集積化（ＶＬＳＩ）
素子が経済的に使用できるようになってきたため、ハー
ドウェア量を増加させることも容易となり、ベクトル・
プロセッサにおけるベクトル演算時の演算例外に対する
処理の高性能化と、処理の容易さが要求されるようにな
ってきた。
化動向が一段と促進され、所謂超高集積化（ＶＬＳＩ）
素子が経済的に使用できるようになってきたため、ハー
ドウェア量を増加させることも容易となり、ベクトル・
プロセッサにおけるベクトル演算時の演算例外に対する
処理の高性能化と、処理の容易さが要求されるようにな
ってきた。
〔従来の技術と発明が解決しようとする問題点〕第３図
は従来のベクトル演算例外処理方式を説明する図である
。本図において、実線はデータ線を示し１点線は制御線
を示している。
は従来のベクトル演算例外処理方式を説明する図である
。本図において、実線はデータ線を示し１点線は制御線
を示している。
先ず、ベクトル命令制御回路３において、ベクトル命令
が主記憶装置（ＭＳ） １から読み出されると、ベクト
ル命令解読回路４で解読されることにより、該ベクトル
命令が指定するベクトル・オペランドの要素番号１〜Ｎ
迄のＮ要素（但し、Ｎは有限の整数）に対して、該ベク
トル命令で定められた演算が実行される。
が主記憶装置（ＭＳ） １から読み出されると、ベクト
ル命令解読回路４で解読されることにより、該ベクトル
命令が指定するベクトル・オペランドの要素番号１〜Ｎ
迄のＮ要素（但し、Ｎは有限の整数）に対して、該ベク
トル命令で定められた演算が実行される。
通常、該ベクトル演算は、ベクトルレジスタ６と、ベク
トル演算回路５との間で実行される。この時、各要素の
内容に従って、例えば、固定小数点演算においては、固
定小数点オーバフロー例外。
トル演算回路５との間で実行される。この時、各要素の
内容に従って、例えば、固定小数点演算においては、固
定小数点オーバフロー例外。
固定小数点除算例外とか、浮動小数点演算においては、
指数アンダフロー例外、指数オーバフロー例外、浮動小
数点除算例外、データ例外等のベクトル演算例外事象が
発生することがある。
指数アンダフロー例外、指数オーバフロー例外、浮動小
数点除算例外、データ例外等のベクトル演算例外事象が
発生することがある。
このベクトル演算例外事象が、演算例外検出回路７で検
出されると、演算例外原因表示レジスフ８゛に、その例
外事象を生起した要素番号と共に、該演算例外事象を示
すコードが設定され、演算例外割込制御回路９から、即
演算例外割り込みを発生する。
出されると、演算例外原因表示レジスフ８゛に、その例
外事象を生起した要素番号と共に、該演算例外事象を示
すコードが設定され、演算例外割込制御回路９から、即
演算例外割り込みを発生する。
このときの、従来の演算例外割り込みの処理方式には、
該ベクトル命令の実行を中断する方式と。
該ベクトル命令の実行を中断する方式と。
該ベクトル命令の実行を完了する方式の２つの方式があ
る。
る。
ベクトル命令の実行を中断する方式においては、上記演
算例外割り込みが発生したとき、演算例外原因表示レジ
スタ８゛に設定されている該演算例外の原因と、その要
素番号とを、割り込みコードでベクトル命令制御回路３
で実行されているプログラムに通知する。該割り込まれ
たプログラムは、１つの要素番号の例外処理の後、その
要素から当該ベクトル命令の実行を再開するので、全て
の要素番号の該ベクトル演算が行われる迄、複数回の演
算例外割り込みが発生する可能性があり、演算例外処理
でのオーバヘッドが大きくなると云う問題があった。
算例外割り込みが発生したとき、演算例外原因表示レジ
スタ８゛に設定されている該演算例外の原因と、その要
素番号とを、割り込みコードでベクトル命令制御回路３
で実行されているプログラムに通知する。該割り込まれ
たプログラムは、１つの要素番号の例外処理の後、その
要素から当該ベクトル命令の実行を再開するので、全て
の要素番号の該ベクトル演算が行われる迄、複数回の演
算例外割り込みが発生する可能性があり、演算例外処理
でのオーバヘッドが大きくなると云う問題があった。
ベクトル命令の実行を完了する方式においては、演算例
外割り・込みが発生したとき、全ての要素についての演
算を完了した後、時間的に最初に検出された要素番号の
演算例外の原因を、その割り込みコードでプログラムに
通知し、プログラムは当該ベクトル命令の再実行を行わ
ない為、演算例外処理でのオーバヘッドの増加は削減で
きるが、他の要素で生起した演算例外の原因については
、該割り込み処理でも認識できないと云う問題があった
。
外割り・込みが発生したとき、全ての要素についての演
算を完了した後、時間的に最初に検出された要素番号の
演算例外の原因を、その割り込みコードでプログラムに
通知し、プログラムは当該ベクトル命令の再実行を行わ
ない為、演算例外処理でのオーバヘッドの増加は削減で
きるが、他の要素で生起した演算例外の原因については
、該割り込み処理でも認識できないと云う問題があった
。
本発明は上記従来の欠点に濫み、演算例外処理でのオー
バヘッドを少なくして、且つ全ての要素毎の演算例外の
原因を認識できる方法を提供することを目的とするもの
である。
バヘッドを少なくして、且つ全ての要素毎の演算例外の
原因を認識できる方法を提供することを目的とするもの
である。
第１図は、本発明の演算例外時の処理方式の構成例を模
式的に示した図である０本発明においては、 （１） 少なくとも、ベクトル演算機構５と、該演算
の実行結果を格納するメモリ機構６と、ベクトル演算例
外時の割り込み制御機構９と、該ベクトル演算例外の原
因表示識別子機構とを備えたベクトル・プロセッサにお
いて、任意の要素番号Ｍ（１≦ＭＳＮで、Ｍ、Ｎは正の
整数）に対する上記ベクトル演算で、上記ベクトル演算
例外を検出したとき、上記ベクトル演算を、上記Ｎ要素
の全てに対して実行し、各要素に対して上記原因表示識
別子を付加する手段８を設け、上記手段８によって、ベ
クトル演算例外を発生した各要素に対し、上記原因表示
識別子を付加した後において、少なくとも、１つの要素
に対する上記ベクトル演算例外を検出しているとき、上
記割り込み制御機構９により、該演算例外割り込みを実
行するように構成する。
式的に示した図である０本発明においては、 （１） 少なくとも、ベクトル演算機構５と、該演算
の実行結果を格納するメモリ機構６と、ベクトル演算例
外時の割り込み制御機構９と、該ベクトル演算例外の原
因表示識別子機構とを備えたベクトル・プロセッサにお
いて、任意の要素番号Ｍ（１≦ＭＳＮで、Ｍ、Ｎは正の
整数）に対する上記ベクトル演算で、上記ベクトル演算
例外を検出したとき、上記ベクトル演算を、上記Ｎ要素
の全てに対して実行し、各要素に対して上記原因表示識
別子を付加する手段８を設け、上記手段８によって、ベ
クトル演算例外を発生した各要素に対し、上記原因表示
識別子を付加した後において、少なくとも、１つの要素
に対する上記ベクトル演算例外を検出しているとき、上
記割り込み制御機構９により、該演算例外割り込みを実
行するように構成する。
（２）上記任意の要素番号Ｍ（１≦ＭｆａＮで、Ｍ。
Ｎは正の整数）に対する上記ベクトル演算で、ベクトル
演算例外を検出したときの、上記メモリ機構６への演算
実行結果の書き込みを、上記要素番号１からＭ−１迄の
各要素に対して行い、要素番号ＭからＮ迄の各要素には
行わないように構成する。
演算例外を検出したときの、上記メモリ機構６への演算
実行結果の書き込みを、上記要素番号１からＭ−１迄の
各要素に対して行い、要素番号ＭからＮ迄の各要素には
行わないように構成する。
（３）上記任意の要素番号Ｍ（１≦Ｍ≦Ｎで、Ｍ。
Ｎは正の整数）に対する上記ベクトル演算で、ベクトル
演算例外を検出したときの、上記メモリ機構６への演算
実行結果の書き込みを、以後の要素について該演算例外
が検出されるか否かに関わらずに行うように構成する。
演算例外を検出したときの、上記メモリ機構６への演算
実行結果の書き込みを、以後の要素について該演算例外
が検出されるか否かに関わらずに行うように構成する。
即ち、本発明によれば、少な（とも、ベクトル演算機構
と、該演算の実行結果を格納するメモリ機構と、ベクト
ル演算例外時の割り込み制御機構と、該ベクトル演算例
外の原因表示識別子機構とを備えたベクトル・プロセッ
サにおいて、該ベクトル演算の各要素番号毎に、該演算
例外の種類を識別できる演算例外の原因表示識別子を付
加する機構を設けることにより、各要素毎の演算例外に
対する割り込み処理を一度の演算例外割り込みで行うよ
うにしたものであるので、全ての要素に対する演算に対
して、１回の演算例外割り込みで済ますことができ、且
つ演算例外が発生した要素に対応して、該演算例外の原
因が認識できるので、プログラムのデバッグ作業の効率
を高める効果がある。
と、該演算の実行結果を格納するメモリ機構と、ベクト
ル演算例外時の割り込み制御機構と、該ベクトル演算例
外の原因表示識別子機構とを備えたベクトル・プロセッ
サにおいて、該ベクトル演算の各要素番号毎に、該演算
例外の種類を識別できる演算例外の原因表示識別子を付
加する機構を設けることにより、各要素毎の演算例外に
対する割り込み処理を一度の演算例外割り込みで行うよ
うにしたものであるので、全ての要素に対する演算に対
して、１回の演算例外割り込みで済ますことができ、且
つ演算例外が発生した要素に対応して、該演算例外の原
因が認識できるので、プログラムのデバッグ作業の効率
を高める効果がある。
以下本発明の実施例を図面によって詳述する。
第２図が本発明の一実施例を模式的に示した図であり、
演算例外原因表示レジスタ８．及び関連機構が本発明を
実施するのに必要な手段である。尚、全図を通して同じ
符号は同じ対象物を示している。
演算例外原因表示レジスタ８．及び関連機構が本発明を
実施するのに必要な手段である。尚、全図を通して同じ
符号は同じ対象物を示している。
本発明を実施しても、第１図のベクトル命令制御回路３
の制御の元に、ベクトル命令を実行する処理、及び該ベ
クトル命令の実行に際して、特定の要素において演算例
外が発生する動作そめものは、特に従来方式と変わるこ
とはないので、ここでは、ベクトル演算の例外事象が発
生した時のベクトル演算例外割り込み処理を中心にして
、第１図、第２図によって説明する。
の制御の元に、ベクトル命令を実行する処理、及び該ベ
クトル命令の実行に際して、特定の要素において演算例
外が発生する動作そめものは、特に従来方式と変わるこ
とはないので、ここでは、ベクトル演算の例外事象が発
生した時のベクトル演算例外割り込み処理を中心にして
、第１図、第２図によって説明する。
先ず、第１図において、本発明の演算例外事象が生起し
たときに、各要素毎に演算例外の原因を記憶する演算例
外原因表示レジスタ（演算例外の原因表示識別子機構）
８は、ベクトル命令の実行に先立って、ベクトル命令制
御回路４からの制御信号によって一旦無効化される。
たときに、各要素毎に演算例外の原因を記憶する演算例
外原因表示レジスタ（演算例外の原因表示識別子機構）
８は、ベクトル命令の実行に先立って、ベクトル命令制
御回路４からの制御信号によって一旦無効化される。
そして、ベクトル命令がベクトル命令解読回路４で解読
され、該ベクトル命令の実行が開始され、演算例外検出
回路７において、例えば、要素Ｍのベクトル演算で、該
演算例外を検出すると、■ 該要素番号Ｍから最終要素
番号Ｎ迄の各要素に対応して、演算結果のベクトルレジ
スタ６に対する書き込みを抑止する。
され、該ベクトル命令の実行が開始され、演算例外検出
回路７において、例えば、要素Ｍのベクトル演算で、該
演算例外を検出すると、■ 該要素番号Ｍから最終要素
番号Ｎ迄の各要素に対応して、演算結果のベクトルレジ
スタ６に対する書き込みを抑止する。
■ 該要素番号Ｍから最終要素番号Ｎ迄の各要素に対応
して、演算例外が検出されるか否かに関わらず、演算結
果のベクトルレジスタ６への書き込みを行う。
して、演算例外が検出されるか否かに関わらず、演算結
果のベクトルレジスタ６への書き込みを行う。
かの何れかの処理に入るように機能させる。この処理の
選択は、図示していない操作パネルから指示しても良い
し、ベクトル命令自身に、該処理を選択させる機能を付
加させるようにしても良い。
選択は、図示していない操作パネルから指示しても良い
し、ベクトル命令自身に、該処理を選択させる機能を付
加させるようにしても良い。
上記■、或いは■の選択は、ベクトルレジスタ６の内容
を演算例外が発生した時に、できる限り現状の内容を保
存させる必要があるか否かにより決定するもので、利用
者の意志に任される。
を演算例外が発生した時に、できる限り現状の内容を保
存させる必要があるか否かにより決定するもので、利用
者の意志に任される。
本発明においては、演算結果の書き込みに関して、上記
のような制御を行うが、ベクトル命令の実行そのものは
、全ての要素について行い、各要素に対応した演算例外
の原因表示識別子を、演算例外原因表示レジスタ８にて
付加し、全ての要素に対するベクトル演算の実行が終了
した時点において、該演算例外原因表示レジスタ８に１
つでも演算例外原因が設定されていると、演算例外割込
制御回路９を起動し、演算例外割り込みに入るように機
能させる。
のような制御を行うが、ベクトル命令の実行そのものは
、全ての要素について行い、各要素に対応した演算例外
の原因表示識別子を、演算例外原因表示レジスタ８にて
付加し、全ての要素に対するベクトル演算の実行が終了
した時点において、該演算例外原因表示レジスタ８に１
つでも演算例外原因が設定されていると、演算例外割込
制御回路９を起動し、演算例外割り込みに入るように機
能させる。
従って、ベクトル命令制御回路３においては、当該演算
例外割り込み処理に入ると、上記演算例外原因表示レジ
スタ８を参照して、各要素毎の例外原因を認識し、それ
ぞれに対応した処理を実行することができ、１回の演算
例外割り込み処理で、全要素についての演算例外の原因
を認識し、それぞれの原因に対応した処理に入ることが
できる。
例外割り込み処理に入ると、上記演算例外原因表示レジ
スタ８を参照して、各要素毎の例外原因を認識し、それ
ぞれに対応した処理を実行することができ、１回の演算
例外割り込み処理で、全要素についての演算例外の原因
を認識し、それぞれの原因に対応した処理に入ることが
できる。
上記動作の具体例を第２図によって説明する。
先ず、第２図において、演算例外原因表示レジスタ８は
、各要素１〜Ｎに対応して、Ｖビット （例外表示有効
ビット）、演算例外割込コード（原因表示識別子）で構
成される。
、各要素１〜Ｎに対応して、Ｖビット （例外表示有効
ビット）、演算例外割込コード（原因表示識別子）で構
成される。
上記Ｖビットは命令実行の開始時に、ベクトル命令解読
回路４からの信号により °０”にクリアされ、演算例
外検出時に°１°にセットされる。
回路４からの信号により °０”にクリアされ、演算例
外検出時に°１°にセットされる。
又、演算例外割込コードは、例えば、固定小数点オーバ
フロー例外では、２進数の°００１′に、固定小数点除
算例外では、２進数の０１０”に、浮動小数点指数オー
バフロー例外では、２進数の０１１゛に、浮動小数点ア
ンダフロー例外では、２進数の“１００”に、浮動小数
点除算例外では、２進数の“１０１′に、浮動小数点デ
ータ例外では、２進数の１１０” に、それぞれセット
される。
フロー例外では、２進数の°００１′に、固定小数点除
算例外では、２進数の０１０”に、浮動小数点指数オー
バフロー例外では、２進数の０１１゛に、浮動小数点ア
ンダフロー例外では、２進数の“１００”に、浮動小数
点除算例外では、２進数の“１０１′に、浮動小数点デ
ータ例外では、２進数の１１０” に、それぞれセット
される。
今、ベクトル・プロセッサにおいて、ベクトル演算の例
外事象が発生すると、演算例外原因表示レジスタ８への
書き込みデータ （上記のＶビットと、演算例外割込コ
ード）が、演算例外検出回路７から送られてくる。
外事象が発生すると、演算例外原因表示レジスタ８への
書き込みデータ （上記のＶビットと、演算例外割込コ
ード）が、演算例外検出回路７から送られてくる。
又、該演算例外検出回路７から、値゛１°の■ビットが
送られてきたときには、本発明を実施するのに必要な例
外発生記憶回路１１に保持されていて、該演算例外検出
以降での、ベクトル・レジスタ６へのベクトル演算回路
５から送られてくる書き込みデータの書き込みが、ベク
トル命令解読回路４から送られてくる選択制御の信号に
より、抑止されたり、抑止されなかったりするように制
御されるが、演算例外原因表示レジスタ８に対しては、
Ｎ個の要素に対する演算を全て実行して、各要素毎に演
算例外の有無が記録される。
送られてきたときには、本発明を実施するのに必要な例
外発生記憶回路１１に保持されていて、該演算例外検出
以降での、ベクトル・レジスタ６へのベクトル演算回路
５から送られてくる書き込みデータの書き込みが、ベク
トル命令解読回路４から送られてくる選択制御の信号に
より、抑止されたり、抑止されなかったりするように制
御されるが、演算例外原因表示レジスタ８に対しては、
Ｎ個の要素に対する演算を全て実行して、各要素毎に演
算例外の有無が記録される。
全ての要素に対する演算の実行が終了した後、上記例外
発生記憶回路１１に例外発生状態が保持されているなら
ば、少なくとも、ｌ要素について、上記の演算例外事象
が発生したと認識し、演算例外割込制御回路９を介して
、ベクトル命令制御回路３に、該演算例外の割り込み信
号が送られ、演算例外の割り込み処理が実行される。
発生記憶回路１１に例外発生状態が保持されているなら
ば、少なくとも、ｌ要素について、上記の演算例外事象
が発生したと認識し、演算例外割込制御回路９を介して
、ベクトル命令制御回路３に、該演算例外の割り込み信
号が送られ、演算例外の割り込み処理が実行される。
このときの、演算例外割り込み処理ルーチンは、演算例
外原因表示レジスタ８の内容を読み込み、演算例外を検
出している要素毎に、又、演算例外の原因毎に、予めプ
ログラムで指定されている処理を行う。
外原因表示レジスタ８の内容を読み込み、演算例外を検
出している要素毎に、又、演算例外の原因毎に、予めプ
ログラムで指定されている処理を行う。
このようにして、ベクトル・オペランドの全ての要素の
演算後に、演算例外の割り込み処理を１回の割り込みで
行うことによって、１要素毎に演算例外の割り込み処理
を行うのに比較して、演算例外の割り込み処理に要する
オーバヘッドを小さくできる。又、全ての要素の演算例
外を検出できるので、デバッグ機能が強化される。
演算後に、演算例外の割り込み処理を１回の割り込みで
行うことによって、１要素毎に演算例外の割り込み処理
を行うのに比較して、演算例外の割り込み処理に要する
オーバヘッドを小さくできる。又、全ての要素の演算例
外を検出できるので、デバッグ機能が強化される。
このように、本発明は、ベクトル・プロセッサにおいて
、ベクトル演算例外が発生したとき、各要素毎に演算例
外の原因を原因表示識別子（コード情報）として付加す
る機構（演算例外原因表示レジスタ）を設け、該演算例
外割り込みは、全ての要素に対するベクトル演算を終了
した時点で行うようにした所に特徴がある。
、ベクトル演算例外が発生したとき、各要素毎に演算例
外の原因を原因表示識別子（コード情報）として付加す
る機構（演算例外原因表示レジスタ）を設け、該演算例
外割り込みは、全ての要素に対するベクトル演算を終了
した時点で行うようにした所に特徴がある。
以上、詳細に説明したように、本発明のベクトル・プロ
セッサにおける演算例外時の処理方式は、少なくとも、
ベクトル演算ａ横と、該演算の実行結果を格納するメモ
リ機構と、ベクトル演算例外時の割り込み制御機構と、
該ベクトル演算例外の原因表示識別子機構とを備えたベ
クトル・プロセッサにおいて、該ベクトル演算の各要素
番号毎に、該演算例外の種類を識別できる演算例外の原
因表示識別子を付加する機構を設けることにより、各要
素毎の演算例外に対する割り込み処理を一度の演算例外
割り込みで行うようにしたものであるので、全ての要素
に対する演算が行われる迄に、１回の演算例外割り込み
で済ますことができ、且つ演算例外が発生した要素に対
応して、該演算例外の原因が認識できるので、プログラ
ムのデバッグ作業の効率を高める効果がある。
セッサにおける演算例外時の処理方式は、少なくとも、
ベクトル演算ａ横と、該演算の実行結果を格納するメモ
リ機構と、ベクトル演算例外時の割り込み制御機構と、
該ベクトル演算例外の原因表示識別子機構とを備えたベ
クトル・プロセッサにおいて、該ベクトル演算の各要素
番号毎に、該演算例外の種類を識別できる演算例外の原
因表示識別子を付加する機構を設けることにより、各要
素毎の演算例外に対する割り込み処理を一度の演算例外
割り込みで行うようにしたものであるので、全ての要素
に対する演算が行われる迄に、１回の演算例外割り込み
で済ますことができ、且つ演算例外が発生した要素に対
応して、該演算例外の原因が認識できるので、プログラ
ムのデバッグ作業の効率を高める効果がある。
第１図は本発明の演算例外時の処理方式の構成例を模式
的に示した図。 第２図は本発明の一実施例を模式的に示した図。 第３図は従来のベクトル演算例外処理方式を説明する図
。 である。 図面において、 ３はベクトル命令制御回路。 ４はベクトル命令解読回路。 ５はベクトル演算回路、６はベクトルレジスタ。 ７は演算例外検出回路。 ８．８゛は演算例外原因表示レジスタ。 ９は演算例外割込制御回路。 ｌ−門〜Ｎは要素対応番号。 Ｉづでト■月のダ礫う」９λクリタ）ｔｌ＋Ｇ７）ヌ店
理方ｋｎ才ｒ１かくイダ″］と２突ｉき、的に丙−し「
２図 千 １ 口 羊 ２ に 右り氷めへ゛２トルシ黄Ｊ９Ｉ″］りＵ又＆理う゛汰艷
−呪ｄ目４ろ〔１手 ３ 口
的に示した図。 第２図は本発明の一実施例を模式的に示した図。 第３図は従来のベクトル演算例外処理方式を説明する図
。 である。 図面において、 ３はベクトル命令制御回路。 ４はベクトル命令解読回路。 ５はベクトル演算回路、６はベクトルレジスタ。 ７は演算例外検出回路。 ８．８゛は演算例外原因表示レジスタ。 ９は演算例外割込制御回路。 ｌ−門〜Ｎは要素対応番号。 Ｉづでト■月のダ礫う」９λクリタ）ｔｌ＋Ｇ７）ヌ店
理方ｋｎ才ｒ１かくイダ″］と２突ｉき、的に丙−し「
２図 千 １ 口 羊 ２ に 右り氷めへ゛２トルシ黄Ｊ９Ｉ″］りＵ又＆理う゛汰艷
−呪ｄ目４ろ〔１手 ３ 口
Claims (3)
- （１）少なくとも、ベクトル演算機構（５）と、該演算
の実行結果を格納するメモリ機構（６）と、ベクトル演
算例外時の割り込み制御機構（９）と、該ベクトル演算
例外の原因表示識別子機構（８）とを備えたベクトル・
プロセッサにおいて、 任意の要素番号Ｍ（１≦Ｍ≦Ｎで、Ｍ、Ｎは正の整数）
に対する上記ベクトル演算で、上記ベクトル演算例外を
検出したとき、 上記ベクトル演算を、上記Ｎ要素の全てに対して実行し
、各要素に対して上記原因表示識別子を付加する手段（
８）を設け、 上記手段（８）によって、ベクトル演算例外を発生した
各要素に対し、上記原因表示識別子を付加した後におい
て、少なくとも、１つの要素に対する上記ベクトル演算
例外を検出しているとき、上記割り込み制御機構（９）
により、該演算例外割り込みを実行することを特徴とす
るベクトル・プロセッサにおける演算例外時の処理方式
。 - （２）上記任意の要素番号Ｍ（１≦Ｍ≦Ｎで、Ｍ、Ｎは
正の整数）に対する上記ベクトル演算で、ベクトル演算
例外を検出したときの、上記メモリ機構（６）への演算
実行結果の書き込みを、上記要素番号１からＭ−１迄の
各要素に対して行い、要素番号ＭからＮ迄の各要素には
行わないようにすることを特徴とする特許請求の範囲第
１項に記載のベクトル・プロセッサにおける演算例外時
の処理方式。 - （３）上記任意の要素番号Ｍ（１≦Ｍ≦Ｎで、Ｍ、Ｎは
正の整数）に対する上記ベクトル演算で、ベクトル演算
例外を検出したときの、上記メモリ機構（６）への演算
実行結果の書き込みを、以後の要素について該演算例外
が検出されるか否かに関わらずに行うことを特徴とする
特許請求の範囲第１項に記載のベクトル・プロセッサに
おける演算例外時の処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11126386A JPS62267869A (ja) | 1986-05-15 | 1986-05-15 | ベクトル・プロセツサにおける演算例外時の処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11126386A JPS62267869A (ja) | 1986-05-15 | 1986-05-15 | ベクトル・プロセツサにおける演算例外時の処理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62267869A true JPS62267869A (ja) | 1987-11-20 |
Family
ID=14556765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11126386A Pending JPS62267869A (ja) | 1986-05-15 | 1986-05-15 | ベクトル・プロセツサにおける演算例外時の処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62267869A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016509716A (ja) * | 2013-01-23 | 2016-03-31 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | ベクトル例外コードを処理するコンピュータ・プログラム、コンピュータ・システム及び方法 |
| US10101998B2 (en) | 2013-01-23 | 2018-10-16 | International Business Machines Corporation | Vector checksum instruction |
| US10146534B2 (en) | 2013-01-23 | 2018-12-04 | International Business Machines Corporation | Vector Galois field multiply sum and accumulate instruction |
| US10203956B2 (en) | 2013-01-23 | 2019-02-12 | International Business Machines Corporation | Vector floating point test data class immediate instruction |
-
1986
- 1986-05-15 JP JP11126386A patent/JPS62267869A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016509716A (ja) * | 2013-01-23 | 2016-03-31 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | ベクトル例外コードを処理するコンピュータ・プログラム、コンピュータ・システム及び方法 |
| US10101998B2 (en) | 2013-01-23 | 2018-10-16 | International Business Machines Corporation | Vector checksum instruction |
| US10146534B2 (en) | 2013-01-23 | 2018-12-04 | International Business Machines Corporation | Vector Galois field multiply sum and accumulate instruction |
| US10203956B2 (en) | 2013-01-23 | 2019-02-12 | International Business Machines Corporation | Vector floating point test data class immediate instruction |
| US10338918B2 (en) | 2013-01-23 | 2019-07-02 | International Business Machines Corporation | Vector Galois Field Multiply Sum and Accumulate instruction |
| US10606589B2 (en) | 2013-01-23 | 2020-03-31 | International Business Machines Corporation | Vector checksum instruction |
| US10671389B2 (en) | 2013-01-23 | 2020-06-02 | International Business Machines Corporation | Vector floating point test data class immediate instruction |
| US10877753B2 (en) | 2013-01-23 | 2020-12-29 | International Business Machines Corporation | Vector galois field multiply sum and accumulate instruction |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5051896A (en) | Apparatus and method for nullifying delayed slot instructions in a pipelined computer system | |
| JP2765411B2 (ja) | 仮想計算機方式 | |
| US5003462A (en) | Apparatus and method for implementing precise interrupts on a pipelined processor with multiple functional units with separate address translation interrupt means | |
| US4782441A (en) | Vector processor capable of parallely executing instructions and reserving execution status order for restarting interrupted executions | |
| US4740893A (en) | Method for reducing the time for switching between programs | |
| US4961161A (en) | Arithmetic processor performing mask and trap operations for exceptions | |
| JPH07248897A (ja) | コンピュータ・システムにおける例外からの回復方法、及びそのための装置 | |
| JPH0450621B2 (ja) | ||
| US6216222B1 (en) | Handling exceptions in a pipelined data processing apparatus | |
| JP2004157636A (ja) | データ処理装置 | |
| JPS58121457A (ja) | 情報処理装置 | |
| JPH0795278B2 (ja) | 処理装置の割込制御方式 | |
| JPS62267869A (ja) | ベクトル・プロセツサにおける演算例外時の処理方式 | |
| JP2006039874A (ja) | 情報処理装置 | |
| US5673391A (en) | Hardware retry trap for millicoded processor | |
| JPH1196006A (ja) | 情報処理装置 | |
| US5784606A (en) | Method and system in a superscalar data processing system for the efficient handling of exceptions | |
| EP0212132A1 (en) | Method and digital computer for recovering from errors | |
| JPH0668725B2 (ja) | データ処理システムにおける割込条件に応答する装置及び非同期割込条件に応答する方法 | |
| JP2007317232A (ja) | データ処理装置 | |
| CN112799792B (zh) | 一种嵌入式操作系统的任务上下文寄存器保护方法 | |
| JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
| CA1247744A (en) | Operation code selected overflow interrupts | |
| US6081886A (en) | Holding mechanism for changing operation modes in a pipelined computer | |
| JPS62264345A (ja) | ベクトル・プロセツサにおけるアドレス変換例外時の処理方式 |