JPS6168645A - 命令再試行制御方式 - Google Patents

命令再試行制御方式

Info

Publication number
JPS6168645A
JPS6168645A JP59190812A JP19081284A JPS6168645A JP S6168645 A JPS6168645 A JP S6168645A JP 59190812 A JP59190812 A JP 59190812A JP 19081284 A JP19081284 A JP 19081284A JP S6168645 A JPS6168645 A JP S6168645A
Authority
JP
Japan
Prior art keywords
instruction
operation mode
retry
hardware
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59190812A
Other languages
English (en)
Inventor
Masao Sato
正雄 佐藤
Akira Kabemoto
河部本 章
Junji Nishioka
西岡 潤治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP59190812A priority Critical patent/JPS6168645A/ja
Publication of JPS6168645A publication Critical patent/JPS6168645A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14Error detection or correction of the data by redundancy in operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Retry When Errors Occur (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ処理装置における命令再試行制御方式に
関する。
一般に、データ処理装置の機能の増大化に伴って、論理
回路の回路数が多くなり、ハードウェア誤りの種類、数
が多くなる動向にある。
このような動向に対処する為には、一般には、ハードウ
ェアの追加が必要となるが、制御が複雑となる他、該追
加したハードウェアでの誤りの発生に対する対策等の問
題がでてくる。
又、データ処理装置のハードウェア誤りに対する処理方
法の一つとして、例えば該誤りの発生した命令を再試行
する方法があるが、該命令再試行の制御をハードウェア
で行う場合も、誤りの種類。
数が多くなると同様の問題がでてくる。
こうした事情から、ハードウェア量を増加させないで、
且つ誤りの種類の増加等に柔軟に対処できる、ハードウ
ェア誤りに対する対処方法が待たれていた。
〔従来の技術〕
ハードウェア誤りに対する処理方法の1つとして、該誤
りの発生した命令を再試行する従来方法の一例を第2図
に示す。
本図において、lはデータ処理装置、2は制御装置、3
は記憶装置、であり、21がハードウェア誤りを発生し
た命令を再試行する為の再試行制御回路である。   
 ゛ この再試行制御回路21としては、種々考えられるが、
例えば、ハードウェア誤りの発生した命令のアドレスを
検出、保持する回路と、該保持したアドレスを記憶装置
3に対するアドレスレジスタに設定して、該命令の再試
行を行う制御回路と、該誤りが検出された時点において
、該命令を実行する際゛に使用するソースデータが保持
されているかどうかを検出し、該ソースデータが保持さ
れていなければ、当該再試行は不可能であるので、該再
試行不可能の表示をして、当該データ処理の最初から再
試行を行うか、或いは、当該データ処理を中断させるか
の指示を行う制御回路等から構成されている。
〔発明が解決しようとする問題点〕
従って、従来方式においては、ハードウェア誤りの種類
、数が増加するに従って、上記再試行ができるかどうか
を判断する機構が複雑となると共に、該判断機構を構成
するハードウェア量が増加する他、該ハードウェア誤り
の種類、数の増加に柔軟に対処できないと云う問題があ
った。
本発明は上記従来の欠点に鑑み、ハードウェア量を増加
させないで、ハードウェア誤りの種類。
数の増加に柔軟に対処して、該ハードウェア誤りを発生
した命令の再試行を行うことができる方法を提供するこ
とを目的とするものである。
〔問題点を解決する為の手段〕
この目的は、通常の制御プログラムからのアクセスは禁
止され、特定の動作モードにおいてのみ実行可能なプロ
グラムを格納する記憶領域が定義された記憶装置と、上
記記憶装置から命令を読み出して実行する制御装置とか
ら構成されたデータ処理装置において、該制御装置が上
記制御プログラムを実行中に、ハードウェア誤りを検出
した場合、該制御装置は上記特定の動作モードを起動し
、該特定の動作モードの時のみアクセス可能な上記記憶
領域から、上記ハードウェア誤りを発生した命令の実行
直前の状態に戻す処理を行うプログラムを読み出して実
行した後、該特定の動作モードを解除して、該ハードウ
ェア誤りを発生した命令の再試行を行う本発明の命令再
試行制御方式によって達成される。
〔作用〕
即ち、本発明によれば、データ処理装置の記憶装置に、
通常モードで動作している時にはアクセスできない特定
の領域を設け、当該領域に命令の再試行プログラムを格
納しておき、該通常モードでデータを処理している時に
、ハードウェア誤りが検出されると、当該ハードウェア
誤りの発生した命令の実行を中断して、特定の動作モー
ドを起動し、該特定の動作モードに入ると、上記特定の
記憶領域に格納されている命令再試行プログラムを読み
出して実行して、該ハードウェア誤りを発生した命令の
アドレス、シーケンス等を、当該命令の実行直前の状態
に戻し、該命令再試行プログラムの実行が完了すると、
通常の動作モードに戻して当該命令の再試行を行うよう
にしたものであるので、該再試行制御に必要なハードウ
ェアが不用となる他、ハードウェア誤りの種類2発生回
数と言った再試行情報のログ、再試行回数、再試行の対
象となった誤りの表示等の機能を、上記命令再試行プロ
グラムを変更するだけで任意に設定できる効果がある。
〔実施例〕
以下本発明の実施例を図面によって詳述する。
第1図は本発明の一実施例をブロック図で示したもので
、第2図と同じ記号は同じ対象物を示し、31が本発明
を実施するのに必要な記憶装置3の特定領域(斜線で示
す)である。
記憶装置3の通常領域には、通常の制御プログラムが格
納されており、制御装置2は該記憶装置3の通常領域に
格納されている制御プログラムを読み出して実行する。
本発明を実施した場合には、本図に示されているように
、上記通常の制御プログラムからはアクセスできないが
、特定の動作モードの時のみアクセス可能な記憶領域3
1が定義されており、該通常の制御プログラムで当該領
域をアクセスすると、アクセス例外事象となるように構
成されている。
若し、通常の動作モードでの、上記制御プログラムを実
行中に、制御装置2においてハードウェア誤りが検出さ
れた場合、該制御装置2は当該誤りを発生させた命令の
実行を中断し、特定動作モードを起動する。具体的には
、例えば特定動作モードフリップフロップ22をセット
する。
該フリップフロップ22がオンにセットされて、特定の
動作モードに入ると、制御装置2は上記特定の記憶領域
31に格納されている「命令再試行処理プログラム」を
読み出して実行することにより、該ハードウェア誤りを
発生した命令のアドレス。
シーケンス等を、当該命令の実行直前の状態に戻すこと
ができる。
このようにして、上記「命令再試行処理プログラム」の
実行が終了すると、制御装置2は上記特定動作モードフ
リップフロップ22をリセットして、特定動作モードを
解除し、通常の動作モードとして、当該命令の再試行を
行うように動作する。
上記、「命令再試行処理プログラム」の中に、例えば、
該プログラムが起動される毎に、ハードウェア誤りの種
類、ハードウェア誤りの発生回数、或いは該再試行回数
、再試行対象誤りの種別等をログアウトする機能を追加
することにより、当該ハードウェア誤りに対する詳細な
解析を行うことができるようになる。
又、該ハードウェア誤りの種類によっては、当該命令の
ソースデータが破壊されていることも認識できるので、
当該命令の再試行を中止して、当該データ処理の再試行
を行うか、或いは該データ処理を中断する等を指示する
ことも容易に行うことができる。
〔発明の効果〕
以上、詳細に説明したように、本発明の命令再試行制御
方式は、データ処理装置の記憶装置に、通常モードで動
作している時にはアクセスできない特定の領域を設け、
当該領域に命令の再試行プログラムを格納しておき、該
通常モードでデータを処理している時に、ハードウェア
誤りが検出されると、当該ハードウェア誤りの発生した
命令の実行を中断して、特定の動作モードを起動し、該
特定の動作モードに入ると、上記特定の記憶領域に格納
されている命令再試行プログラムを読み出して実行して
、該ハードウェア誤りを発生した命令のアドレス、シー
ケンス等を、当該命令の実行直前の状態に戻し、該命令
再試行プログラムの実行が完了すると、通常の動作モー
ドに戻して当該命令の再試行を行うようにしたものであ
るので、該再試行制御に必要なハードウェアが不用とな
る他、ハードウェア誤りの種類9発生回数と言った再試
行情報のログ、再試行回数、再試行の対象となった誤り
の表示等の機能を、上記命令再試行プログラムを変更す
るだけで任意に設定できる効果がある。
【図面の簡単な説明】
第1図は、本発明の一実施例をブロック図で示した図。 第2図は、従来方式による命令再試行制御方式を模式的
に示した図、である。 図面において、 lはデータ処理装置、 2は制御装置。 21は再試行制御回路。 22は特定動作モードフリップフロップ。 3は記憶装置。 31は記憶装置3の特定領域。 第1図 第2図

Claims (1)

    【特許請求の範囲】
  1. 通常の制御プログラムからのアクセスは禁止され、特定
    の動作モードにおいてのみ実行可能なプログラムを格納
    する記憶領域が定義された記憶装置と、上記記憶装置か
    ら命令を読み出して実行する制御装置とから構成された
    データ処理装置において、該制御装置が上記制御プログ
    ラムを実行中に、ハードウェア誤りを検出した場合、該
    制御装置は上記特定の動作モードを起動し、該特定の動
    作モードの時のみアクセス可能な上記記憶領域から、該
    制御装置の状態を上記ハードウェア誤りを発生した命令
    の実行直前の状態に戻す処理を行うプログラムを読み出
    して実行した後、該特定の動作モードを解除して、該ハ
    ードウェア誤りを発生した命令の再試行を行うように制
    御することを特徴とする命令再試行制御方式。
JP59190812A 1984-09-12 1984-09-12 命令再試行制御方式 Pending JPS6168645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59190812A JPS6168645A (ja) 1984-09-12 1984-09-12 命令再試行制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59190812A JPS6168645A (ja) 1984-09-12 1984-09-12 命令再試行制御方式

Publications (1)

Publication Number Publication Date
JPS6168645A true JPS6168645A (ja) 1986-04-09

Family

ID=16264156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59190812A Pending JPS6168645A (ja) 1984-09-12 1984-09-12 命令再試行制御方式

Country Status (1)

Country Link
JP (1) JPS6168645A (ja)

Similar Documents

Publication Publication Date Title
US4020471A (en) Interrupt scan and processing system for a data processing system
US3984820A (en) Apparatus for changing the interrupt level of a process executing in a data processing system
JPS6252655A (ja) 共用割込みシステム
EP0098172B1 (en) Register control processing system
FR2170659A5 (ja)
JPS6168645A (ja) 命令再試行制御方式
JPS6319058A (ja) メモリ装置
JPH059815B2 (ja)
JPS60193046A (ja) 命令例外検出方式
JPS5842487B2 (ja) プログラムのロ−デイング方式
JPH0319574B2 (ja)
JPS61267137A (ja) 割込み動作制御方式
JPS63120336A (ja) メモリアクセスモ−ド切替え方式
JPH04364545A (ja) メモリダンプ方法
JPS6115237A (ja) 未定義命令検出方式
JPS62166451A (ja) 論理装置の履歴解折装置
JPS6161417B2 (ja)
JPS62256040A (ja) コモンメモリの保護方法
JPH0480860A (ja) プログラムロード方式
JPS63278147A (ja) レジスタ誤使用防止制御方式
JPH0432418B2 (ja)
JPH04180130A (ja) 割込みベクタテーブル保護回路
JPS61157948A (ja) 割込み要因解析装置
JPS63103330A (ja) アドレススタツク使用ミス検出方式
JPS6058491B2 (ja) エラ処理方式