JPS63103330A - アドレススタツク使用ミス検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 アドレススタックを備えた情報処理装置では、プログラ
ムミス等により、サブルーチンから復帰するような場合
、アドレススタックに格納されているデータ情報を読取
って、これを復帰すべきアドレスとしてジャンプすると
、情報処理装置が暴走するため、アドレス情報かデータ
情報かを示すフラグを用い、命令レジスタの送出する命
令の種類により、フラグをセットすることで、復帰命令
時にデータ情報を読出したらエラーとするようにした。

〔産業上の利用分野〕

本発明はアドレススタックを備えた情報処理装置に係り
、特にこのアドレススタックを、サブルーチンからの復
帰のためのアドレス情報を後入れ先出しする場合と、単
にデータ情報を記憶する場合に利用する際、ソフトウェ
ア技術者の使用ミスによる暴走を阻止するアドレススタ
ック使用ミス検出方式に関する。

アドレススタックを備えた情報処理装置においては、ア
ドレススタックの利用の仕方に二つの種類があり、一つ
はサブルーチンからの復帰のためのアドレス情報をスタ
ック（後入れ先出し）する場合と、もう一つは単にデー
タ情報を記憶させる場合である。

このようにアドレススタックを利用する場合、プログラ
ムのミス等により、データ情報をサブルーチンからの復
帰アドレス情報とみなしてジャンプし、暴走することの
ないようにすることが必要である。

〔従来の技術〕

第２図は従来のアドレススタックの一例を示すブロック
図である。

サブルーチンにジャンプする場合、アドレススタックポ
インタ２の値に＋１したアドレスを、アドレススタック
５に送出し、このアドレスでプログラムカウンタ１の内
容、即ちアドレス情報をマルチプレクサ４を経てアドレ
ススタック５に送出して書込む。その後、サブルーチン
のアドレスをプログラムカウンタ１に書込むことによっ
てサブルーチンにジャンプする。

サブルーチンから復帰する場合、復帰命令によりアドレ
ススタックポインタ２が示すアドレスが指示するアドレ
ススタック５の内容、即ちアドレス情報を続出し、プロ
グラムカウンタ１に書込む。

そしてサブルーチンからの復帰を行った後に、アドレス
スタックポインタ２の値は−１される。

又、ワークレジスタ３に格納されたアドレス情報を、ス
タックポインタ間接アドレッシング命令により、アドレ
ススタックポインタ２の値に＋１したアドレスで、アド
レススタック５に書込み、しかる後に復帰命令に基づき
令書込んだアドレス情報を、アドレススタック５から読
出し、プログラムカウンタ１にセットすることで、レジ
スタ間接アドレス分岐を行うこともある。

アドレススタック５にデータ情報を書込む場合は、スタ
ックポインタ間接アドレッシング命令で、データ情報を
書込んだワークレジスタ３の内容を、マルチプレクサ４
を経て、アドレススタックポインタ２が指示するアドレ
スで、アドレススタック５に書込む。

〔発明が解決しようとする問題点〕

上記の如く、従来はアドレススタック５にデータ情報が
書込まれているため、ソフトウェア技術者のプログラム
ミス等により、サブルーチンから復帰する際、アドレス
スタック５に書込まれているデータ情報を、誤って復帰
アドレス情報として読出した場合、ジャンプ先のアドレ
スが相違するため情報処理装置が暴走するという問題が
ある。

〔問題点を解決するための手段〕

第１図は本発明の一実施例を示す回路のブロック図であ
る。

第１図は第２図にフラグ判別回路８と、エラー検出回路
９を追加し、アドレススタック５の各アドレス毎にフラ
グ６を付加して、データ情報又はアドレス情報を記憶さ
せるようにし、アドレススタック５にデータ情報を書込
む際は、データ情報セット命令を使用し、アドレス情報
を書込む際はアドレス情報セント命令を使用するもので
ある。

フラグ判別回路８は命令レジスタ７が送出するアドレス
情報セット命令、又はデータ情報セット命令を判別し、
アドレス情報セット命令でプログラムカウンタ１の内容
をアドレススタック５に書込む際、フラグ６を“Ｏ”と
し、データ情報セット命令でワークレジスタ３の内容を
アドレススタック５に書込む際はフラグ６を“１”とす
る。

サブルーチンから復帰する際は、フラグ判別回路８が復
帰命令であることを判定し、エラー検出回路９を起動し
て、アドレススタック５から続出されたフラグ６が“０
”ならば正常と判定し、“１”ならば異常と判定する構
成とする。

〔作用〕

上記構成とすることにより、フラグ判定回路８が命令レ
ジスタ７の送出する命令の内容に応じて、アドレス情報
セント命令ならば、アドレススタック５にフラグ６を“
０”として記録し、復帰命令ならばエラー検出回路９を
起動して読出されたフラグ６が“１＃の時、異常を検出
するため、プログラム作成時におけるアドレススタック
５の使用ミスによる情報処理装置の暴走を阻止すること
が出来る。

〔実施例〕

第１図において、スタックポインタ間接アドレッシング
命令を、アドレススタック５にデータ情報を書込む場合
に、データ情報セット命令（スタックポインタ間接アド
レッシング命令■）とし、アドレス情報を書込む場合に
、アドレス情報セット命令（スタックポインタ間接アド
レッシング命令■）として、夫々異なる種類の命令とす
る。

アドレススタック５にデータ情報を書込む場合、命令レ
ジスタ７からデータ情報セント命令をフラグ判別回路８
に送出する。フラグ判別回路８はデータ情報セント命令
であることを判別し、アドレススタックポインタ２が指
示するアドレスで、アドレススタック５にワークレジス
タ３がマルチプレクサ４を経て送出するデータ情報を書
込む際、フラグ６を１＃とじて、該データ情報と共にア
ドレススタック５に設けたフラグビット領域に書込む。

アドレススタック５にアドレス情報を書込む場合、アド
レススタック５に書込むアドレス情報を格納しているワ
ークレジスタ３の内容を、命令レジスタ７が送出するア
ドレス情報セント命令によりマルチプレクサ４を経て送
出し、アドレススタックポインタ２が＋１して送出する
アドレスでアドレススタック５に書込む。この時、フラ
グ判別回路８は命令レジスタ７が送出するアドレス情報
セット命令を判別し、フラグ６を“０”として、該アド
レス情報と共にアドレススタック５に設けたフラグビッ
ト領域に書込む。

サブルーチンにジャンプする場合、アドレススタック５
に対してはアドレス情報書込みとなるため、命令レジス
タ７はアドレス情報セット命令をフラグ判別回路８に送
出する。アドレススタックポインタ２は＋１したアドレ
スを送出し、プログラムカウンタ１がマルチプレクサ４
を経て送出するアドレス情報をアドレススタック５に書
込む。

同時にフラグ判定回路８により前記同様に“０”のフラ
グ６がフラグビット領域に書込まれる。

その後、第２図同様にプログラムカウンタ１にサブルー
チンのアドレスを書込むことによってジャンプを行う。

サブルーチンから復帰する場合、復帰命令によりアドレ
ススタックポインタ２が送出するアドレスで、アドレス
スタック５からアドレス情報が読出されるが、フラグビ
ット領域からフラグも読出され、エラー検出回路９に送
出される。

フラグ判別回路８は命令レジスタ７が送出する復帰命令
を判別し、エラー検出回路９を起動する。

エラー検出回路９はフラグ６がＯ″ならば正常と判定し
て、何の信号も送出しない。しかし、“１″ならば異常
と判定し、異常を通知する信号を送出する。

〔発明の効果〕

以上説明した如く、本発明はアドレススタックの使用ミ
スによる情報処理装置の暴走を阻止するため、プログラ
ムカウンタを容易とすることが出来る。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路のブロック図、 第２図は従来のアドレススタックの一例を示すブロック
図である。 図において、 ■はプログラムカウンタ、 ２はアドレススタックポインタ、 ３はワークレジスタ、　４はマルチプレクサ、５はアド
レススタック、６はフラグ、 ７は命令レジスタ、　　　８はフラグ判是回路、９はエ
ラー検出回路である。

Claims (1)

1. 【特許請求の範囲】 アドレススタックポインタ（２）の指示するアドレスで
   、プログラムカウンタ（１）の内容を格納するアドレス
   スタック（５）と、 該アドレスと同一アドレス割付けで該アドレススタック
   （５）の内容がアドレス情報かデータ情報かを示すフラ
   グ（６）を、命令レジスタ（７）の送出する命令の種類
   に応じて、該アドレススタック（５）に書込むフラグ判
   別回路（８）と、 該フラグ判別回路（８）の指示により起動し、該アドレ
   ススタック（５）から読出されたフラグ（６）がデータ
   情報を示す場合、エラー信号を送出するエラー検出回路
   （９）とを備えて成り、 前記命令レジスタ（７）の送出する命令が元のサブルー
   チンに復帰するための復帰命令であった場合、フラグ判
   別回路（８）の指示により起動したエラー検出回路（９
   ）が、アドレススタック５から読出したフラグ（６）が
   データ情報であることを示した時、エラー信号を送出す
   ることを特徴とするアドレススタック使用ミス検出方式
   。