JPS62166449A - 論理装置の履歴記憶装置 - Google Patents
論理装置の履歴記憶装置Info
- Publication number
- JPS62166449A JPS62166449A JP61009312A JP931286A JPS62166449A JP S62166449 A JPS62166449 A JP S62166449A JP 61009312 A JP61009312 A JP 61009312A JP 931286 A JP931286 A JP 931286A JP S62166449 A JPS62166449 A JP S62166449A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- error
- error detection
- storage circuit
- detection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 32
- 230000010365 information processing Effects 0.000 claims description 14
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 230000005764 inhibitory process Effects 0.000 abstract 3
- 230000005856 abnormality Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、計算機等に適応さ４．るプログラムに従って
所定の動作を行Ｔｘ ５論理装置の履歴解析装置に関す
るもので、特に、エラー発生時から以前における論理装
置の各状態量を記録保持する事により、エラー発生原因
の探索をする履歴解析装置に関するものである。
所定の動作を行Ｔｘ ５論理装置の履歴解析装置に関す
るもので、特に、エラー発生時から以前における論理装
置の各状態量を記録保持する事により、エラー発生原因
の探索をする履歴解析装置に関するものである。
第２図は例えば特開昭４９−１３５５４０号公報に示さ
れた従来の論理装置の履歴解析装置を示すブロック図で
あり、図において、１は本装置によってその動作履歴が
解析される対象の情報処理装置、２はエラー検出回路で
、前記情報処理装置１に内蔵されており、自装置におけ
る異常を検出して検出信号を出力する。３は履歴解析装
置の制御回路、４は記憶回路で、情報処理装置１の各種
状態量を記憶する。
れた従来の論理装置の履歴解析装置を示すブロック図で
あり、図において、１は本装置によってその動作履歴が
解析される対象の情報処理装置、２はエラー検出回路で
、前記情報処理装置１に内蔵されており、自装置におけ
る異常を検出して検出信号を出力する。３は履歴解析装
置の制御回路、４は記憶回路で、情報処理装置１の各種
状態量を記憶する。
次に動作について説明する。まず、情報処理装置１が正
常で、エラー検出回路２が異常を検出していない時には
、制御回路３は、情報処理装置１のプログラムの動作の
１ステツプ毎に、情報処理装置１のアドレス、データを
記憶回路４に書き込んで行く、ここで若し、記憶容量が
プログラムのＮ番目のステップで埋まってしまうと、Ｎ
＋１番目のステップからは、記憶回路４の先頭から上書
きするように制御する。この様にして、情報処理装置１
のアドレス・データ等のプログラム実行履歴は無限ルー
プでエンドレスに記憶回路４に書き込まれる。そこで、
情報処理装置１に異常が発生して、エラー検出回路２が
検出信号を出力すると、制御回路３は記憶回路４への書
込みを中止する。
常で、エラー検出回路２が異常を検出していない時には
、制御回路３は、情報処理装置１のプログラムの動作の
１ステツプ毎に、情報処理装置１のアドレス、データを
記憶回路４に書き込んで行く、ここで若し、記憶容量が
プログラムのＮ番目のステップで埋まってしまうと、Ｎ
＋１番目のステップからは、記憶回路４の先頭から上書
きするように制御する。この様にして、情報処理装置１
のアドレス・データ等のプログラム実行履歴は無限ルー
プでエンドレスに記憶回路４に書き込まれる。そこで、
情報処理装置１に異常が発生して、エラー検出回路２が
検出信号を出力すると、制御回路３は記憶回路４への書
込みを中止する。
従って記憶回路４の内容は、エラーが検出されてからそ
れ以前の実行履歴が記憶回路４の記憶容量の分だけ格納
される。
れ以前の実行履歴が記憶回路４の記憶容量の分だけ格納
される。
従来の論理装置の履歴記憶装置は以上のように構成され
ているので、履歴記憶の対象としている論理装置のエラ
ー検出回路の検出信号が複数の場合には、外部にＯＲ回
路を設ける必要がある、しかし、その場合には、どんな
種類のエラーが検出された時の実行履歴かが不明となる
等の問題点があった。
ているので、履歴記憶の対象としている論理装置のエラ
ー検出回路の検出信号が複数の場合には、外部にＯＲ回
路を設ける必要がある、しかし、その場合には、どんな
種類のエラーが検出された時の実行履歴かが不明となる
等の問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、対象とする論理装置の複数のエラー検出信号
に対して、そのエラー検出の種類を示すデータを論理装
置の実行履歴とともに記憶できる論理装置の履歴記憶装
置を得ることを目的とする。
たもので、対象とする論理装置の複数のエラー検出信号
に対して、そのエラー検出の種類を示すデータを論理装
置の実行履歴とともに記憶できる論理装置の履歴記憶装
置を得ることを目的とする。
この発明に係る論理装置の履歴記憶装置は、エラー検出
信号の発生に対して特定のビットを対応させ、その対応
させたビット付のデータを実行履歴とともに記憶回路に
格納し、どのような種類のエラー検出信号に対しての実
行履歴かが事後明白になるようにしたものである。
信号の発生に対して特定のビットを対応させ、その対応
させたビット付のデータを実行履歴とともに記憶回路に
格納し、どのような種類のエラー検出信号に対しての実
行履歴かが事後明白になるようにしたものである。
この発明におけるエラー発生の履歴記憶装置はエラー発
生の種類を区別してエラー検出信号として出力し、該エ
ラー検出信号にビット信号を付してビット記憶回路に記
憶させると共に、情報処理装置の動作状態を記憶回路に
記憶する。
生の種類を区別してエラー検出信号として出力し、該エ
ラー検出信号にビット信号を付してビット記憶回路に記
憶させると共に、情報処理装置の動作状態を記憶回路に
記憶する。
以下、この発明の一実施例を図について説明する。図中
、第２図と同一の部分は同一の符号をもって図示した第
１図において、エラー検出回路２は、異常発生の種類に
より複数の検出信号を出力する回路構成とする。
、第２図と同一の部分は同一の符号をもって図示した第
１図において、エラー検出回路２は、異常発生の種類に
より複数の検出信号を出力する回路構成とする。
５はビット発生回路で、入力として、エラー検出回路２
の検出信号群が結ばれている。６はビット記憶回路で、
制御回路３から記憶回路４へ送出する書込み中止信号に
よって、ビット発生回路５の出力データを記憶する。
の検出信号群が結ばれている。６はビット記憶回路で、
制御回路３から記憶回路４へ送出する書込み中止信号に
よって、ビット発生回路５の出力データを記憶する。
次に動作について説明する。まず、情報処理装置が正常
で、エラー検出回路２が異常を検出していない時には、
従来の装置と全く同様の動作をする。次に情報処理装置
１が異常で、エラー検出回路２がエラー検出信号（ＢＳ
）を出力すると、制御回路３は書込み中止信号（ＷＳ
）を出力して、記憶回路４への書込み動作を中止すると
ともに、ビット記憶回路６へも該書込み中止信号（ＷＳ
）を伝達する。するとビット発生回路５では、前記エ
ラー検出信号（Ｅｆ１３）の種類に対応したデータを出
力して、ビット記憶回路６へ送出する。従ってビット記
憶回路６では、書込みの制御が、制御回路３からの書込
み中止信号（ＷＳ）が有意の時にのみ記憶動作が実行さ
れるので、結局、エラー検出信号（Ｅ８ ）の種類忙対
応したデータのみがビット記憶回路６と記憶回路４に書
込まれる。
で、エラー検出回路２が異常を検出していない時には、
従来の装置と全く同様の動作をする。次に情報処理装置
１が異常で、エラー検出回路２がエラー検出信号（ＢＳ
）を出力すると、制御回路３は書込み中止信号（ＷＳ
）を出力して、記憶回路４への書込み動作を中止すると
ともに、ビット記憶回路６へも該書込み中止信号（ＷＳ
）を伝達する。するとビット発生回路５では、前記エ
ラー検出信号（Ｅｆ１３）の種類に対応したデータを出
力して、ビット記憶回路６へ送出する。従ってビット記
憶回路６では、書込みの制御が、制御回路３からの書込
み中止信号（ＷＳ）が有意の時にのみ記憶動作が実行さ
れるので、結局、エラー検出信号（Ｅ８ ）の種類忙対
応したデータのみがビット記憶回路６と記憶回路４に書
込まれる。
以上のように、この発明によれば、エラー検出回路から
出力されるエラー検出信号に対応したデータを、対象の
論理装置の実行履歴とともにビット記憶回路に記憶する
ようにしたため、エラー発生の原因とタイミングが明確
になり記憶された履歴の解析が簡単に行える等の効果が
ある。
出力されるエラー検出信号に対応したデータを、対象の
論理装置の実行履歴とともにビット記憶回路に記憶する
ようにしたため、エラー発生の原因とタイミングが明確
になり記憶された履歴の解析が簡単に行える等の効果が
ある。
第１図はこの発明の一実施例による論理装置の履歴記憶
装置を示すブロック図、第２図は従来の論理装置の履歴
記憶装置を示すブロック図である。 図において、１は情報処理装置、２はエラー検出回路、
３は制御回路、４は記憶回路、５はビット発生回路、６
はビット記憶回路である。
装置を示すブロック図、第２図は従来の論理装置の履歴
記憶装置を示すブロック図である。 図において、１は情報処理装置、２はエラー検出回路、
３は制御回路、４は記憶回路、５はビット発生回路、６
はビット記憶回路である。
Claims (1)
- 情報処理装置の動作状態からエラー動作をエラー検出回
路によつて検出し、該エラー検出信号を制御回路に伝達
して論理動作エラーとしての履歴を記憶回路に記憶する
論理装置の履歴解析装置において、前記対象とする情報
処理装置からのエラー検出信号をエラー信号対応で複数
の種類に区分し、該区分した各々の検出信号の種類に対
応して特定データを出力するビット発生回路と、前記ビ
ット発生回路の出力データを記憶するビット記憶回路と
を備え、前記情報処理装置の動作エラーのエラー情報書
込みタイミングが前記制御回路から記憶回路へ出力する
書込中止信号と共に実行されるようにしたことを特徴と
する論理装置の履歴記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61009312A JPS62166449A (ja) | 1986-01-20 | 1986-01-20 | 論理装置の履歴記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61009312A JPS62166449A (ja) | 1986-01-20 | 1986-01-20 | 論理装置の履歴記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62166449A true JPS62166449A (ja) | 1987-07-22 |
Family
ID=11716955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61009312A Pending JPS62166449A (ja) | 1986-01-20 | 1986-01-20 | 論理装置の履歴記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62166449A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04372010A (ja) * | 1991-06-21 | 1992-12-25 | Fujitsu Ltd | エラー情報記録装置 |
-
1986
- 1986-01-20 JP JP61009312A patent/JPS62166449A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04372010A (ja) * | 1991-06-21 | 1992-12-25 | Fujitsu Ltd | エラー情報記録装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0468454B1 (en) | Interrupt controller | |
| US4835675A (en) | Memory unit for data tracing | |
| KR910012924A (ko) | 다중 소오스로부터 독립적으로 발생하는 에러를 선택적으로 잡아내기 위한 버스 모니터 | |
| KR950009435A (ko) | 프로그램된 디바이스의 동작 조종 방법 및 장치 | |
| JPS62166449A (ja) | 論理装置の履歴記憶装置 | |
| US4514847A (en) | Key storage error processing system | |
| US5586129A (en) | Parity bit memory simulator | |
| JPS62166451A (ja) | 論理装置の履歴解折装置 | |
| JPH061445B2 (ja) | マイクロコンピュータにおけるチェックサム回路 | |
| JPH01273154A (ja) | Ｅｃｃ回路付記憶装置 | |
| SU1312591A1 (ru) | Устройство дл сопр жени ЭВМ с внешним устройством | |
| JPH02297235A (ja) | メモリデータ保護回路 | |
| JPH0476138B2 (ja) | ||
| JPS62119643A (ja) | 履歴情報格納方式 | |
| JPS626341A (ja) | 情報処理装置 | |
| JPH038040A (ja) | １ビット誤リ情報記憶装置 | |
| JPH0230060B2 (ja) | ||
| JPS60205639A (ja) | アドレスストツプ回路 | |
| JPH0154729B2 (ja) | ||
| JPS61250757A (ja) | 異常検出回路 | |
| JPS62109141A (ja) | マイクロプロセツサシステム・デバツグ装置 | |
| JPS63111548A (ja) | アドレス比較装置 | |
| JPS59160898A (ja) | 記憶装置の故障診断装置 | |
| JPS60225941A (ja) | マイクロプログラム制御装置 | |
| JPS59111551A (ja) | 動作記録装置 |