KR910012924A - 다중 소오스로부터 독립적으로 발생하는 에러를 선택적으로 잡아내기 위한 버스 모니터 - Google Patents

다중 소오스로부터 독립적으로 발생하는 에러를 선택적으로 잡아내기 위한 버스 모니터 Download PDF

Info

Publication number
KR910012924A
KR910012924A KR1019900021265A KR900021265A KR910012924A KR 910012924 A KR910012924 A KR 910012924A KR 1019900021265 A KR1019900021265 A KR 1019900021265A KR 900021265 A KR900021265 A KR 900021265A KR 910012924 A KR910012924 A KR 910012924A
Authority
KR
South Korea
Prior art keywords
trigger
bus
monitoring means
condition
enabling
Prior art date
Application number
KR1019900021265A
Other languages
English (en)
Other versions
KR950001943B1 (en
Inventor
죤 드 엔젠리스 더글라스
윌터 예롬 마독스 헨리
피터스 아서
제임스 라스분 도날드
로우랜스 설트마쉬 윌리엄
Original Assignee
루이스 피. 엘빈저
불 에이치엔 인포메이션 시스템즈 인코오포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루이스 피. 엘빈저, 불 에이치엔 인포메이션 시스템즈 인코오포레이티드 filed Critical 루이스 피. 엘빈저
Publication of KR910012924A publication Critical patent/KR910012924A/ko
Application granted granted Critical
Publication of KR950001943B1 publication Critical patent/KR950001943B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/348—Circuit details, i.e. tracer hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/349—Performance evaluation by tracing or monitoring for interfaces, buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/3495—Performance evaluation by tracing or monitoring for systems

Abstract

내용 없음.

Description

다중 소오스로부터 독립적으로 발생하는 에러를 선택적으로 잡아내기 위한 버스 모니터
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 버스 모니터를 구체화하는 시스템의 블록도.
제2도는 본 발명의 버스 모니터 시스템의 블록도.
제5도는 본 발명의 트리거 메모리내의 패턴들을 기억하는 도식도.

Claims (30)

  1. 컴퓨터 시스템에서 동작동안 시스템내의 선택된 점에서 조건들을 선택적으로 검출하여 기록하기 위한 모니터링 수단에 있어서, 검출되는 대응조건의 발생을 나타내는 트리거 신호에 각각 대응하는 복수의 선택기능 트리거 인에이블링 코드를 기억하는 수단과; 상기 시스템내의 제1의 복수의 선택된 점에 접속되어 그 점에서 발생된 선택된 조건들에 응답하여 대응하는 선택된 조건들의 발생을 나타내는 트리거 신호를 발생하는 수단과; 선택된 트리거 인에이블링 코드에 대응하는 트리거 신호의 발생시 트리거 인에이블링 코드 및 트리거 출력을 제공하는 트리거 신호에 응답하는 수단과; 시스템내의 제2의 복수의 선택된 점에 접속되어 그점에 제공된 조건들을 기록하기 위해 트리거 출력에 응답하는 사일로 밴크 수단을 구비하는 것을 특징으로 하는 모니터링 수단.
  2. 제1항에 있어서, 상기 제1의 복수의 선택된 점은 시스템의 제1버스 라인을 포함하는 것을 특징으로 하는 모니터링 수단.
  3. 제1항에 있어서, 상기 제1의 복수의 선택된 점은 시스템의 버스상에 불법조건의 존재를 나타내는 수단의 출력을 포함하는 것을 특징으로 하는 모니터링 수단.
  4. 제1항에 있어서, 상기 제1의 복수 선택된 점은 시스템의 버스상에 에러 조건의 존재를 나타내는 수단의 출력을 포함하는 것을 특징으로 하는 모니터링 수단.
  5. 제1항에 있어서, 상기 제1의 복수의 선택된 점은 시스템 버스의 외부점에 선택된 조건의 발생을 나타내는 트리거 신호를 제공하는 수단의 출력을 포함하는 것을 특징으로 하는 모니터링 수단.
  6. 제2항에 있어서, 상기 제1의 복수의 선택된 점은 시스템 버스상에 에러 또는 불법조건의 존재를 나타내는 수단의 출력을 추가로 포함하는 것을 특징으로 하는 모니터링 수단.
  7. 제2항에 있어서, 상기 제1의 복수의 선택된 점은 시스템 버스의 외부점에 선택된 조건의 발생을 나타내는 트리거 신호를 제공하는 수단의 출력을 추가로 포함하는 것을 특징으로 하는 모니터링 수단.
  8. 제1항에 있어서, 상기 제2의 복수의 선택된 점은 시스템의 제1버스 라인을 포함하는 것을 특징으로 하는 모니터링 수단.
  9. 제1항에 있어서, 상기 제2의 복수의 선택된 점은 시스템의 제2버스 라인을 포함하는 것을 특징으로 하는 모니터링 수단.
  10. 제1항에 있어서, 상기 제2의 복수의 선택된 점은 시스템의 제1및 제2버스의 외부 설정점을 포함하는 것을 특징으로 하는 모니터링 수단.
  11. 제1항에 있어서, 상기 제1의 선택된 설정점은 제1의 시스템 버스를 포함하고, 상기 트리거 신호 발생수단은 제1시스템 버스상에서 검출된 선택된 조건에 각각 대응하는 트리거 신호 패턴들을 기억하는 트리거 메모리 수단을 구비하는데, 상기 트리거 메모리 수단은, 상기 제1시스템 버스의 라인들로부터 접속된 판독 어드레스 입력을 가진 제1포트와, 검출된 버스 조건에 대응하는 트리거 신호의 패턴들을 제공하는 트리거 출력수단에 접속된 데이타 출력 포트를 포함하며, 상기 트리거 신호의 각 패턴은 제1의 시스템 버스상에서 검출된 대응조건을 나타내는 신호의 패턴에 그 어드레스가 대응하는 트리거 수단의 위치에 기억되는 것을 특징으로 하는 모니터링 수단.
  12. 제11항에 있어서, 상기 트리거 메모리 수단은 이중 포트 메모리 수단이며, 상기 시스템은 트리거 메모리 수단에 대한 기입 어드레스를 발생하여 그 트리거 메모리 수단으로 트리거 패턴들이 기입되도록 하는 프로세서 수단을 추가로 포함하며, 상기 트리거 메모리 수단은 데이타 입력과, 상기 프로세서 수단으로부터 제공된 트리거 패턴을 수신하여 기억하기 위해 상기 프로세서 수단으로부터 접속된 기입 어드레스 입력을 가진 제2포트를 구비하는 것을 특징으로 하는 모니터링 수단.
  13. 제12항에 있어서, 상기 프로세서 수단은 트리거 신호의 미리 선택된 패턴을 기억하여 제공하는 메모리 수단을 추가로 구비하는 것을 특징으로 하는 모니터링 수단.
  14. 제1항에 있어서, 트리거 인에이블링 코드를 기억하는 수단은 복수의 버스 인에이블링 코드를 기억하는 수단을 구비하는데, 상기 버스 인에이블링 코드 각각은 복수의 버스 트리거 신호중 하나에 대응하고, 버스 트리거 신호 각각은 시스템 버스상에 선택된 조건을 나타내는 것을 특징으로 하는 모니터링 수단.
  15. 제1항에 있어서, 상기 트리거 인에이블링 코드는 복수의 에러 인에이블링 코드를 구비하는데, 상기 에러 인에이블링 코드 각각은 복수의 에러 트리거 신호중 하나에 대응하고 상기 에러 트리거 신호 각각은 시스템 버스상에 부적절한 조건을 나타내는 것을 특징으로 하는 모니터링 수단.
  16. 제15항에 있어서, 시스템 버스상의 부적절한 조건을 에러 조건을 포함하는 것을 특징으로 하는 모니터링 수단.
  17. 제15항에 있어서, 시스템 버스상의 부적절한 조건은 불법조건을 포함하는 것을 특징으로 하는 모니터링 수단.
  18. 제15항에 있어서, 시스템 버스상의 부적절한 조건은 타임 아웃 조건을 포함하는 것을 특징으로 하는 모니터링 수단.
  19. 제1항에 있어서, 상기 트리거 인에이블링 코드는 복수의 트리거 시퀀스 인에이블링 코드를 포함하는데, 상기 트리거 시퀀스 인에이블링 코드 각각은 트리거 신호의 연속조합에 대응하고, 트리거 시퀀스 인에이블링 코드에 의해 특정된 각 트리거 신호는 트리거 인에이블링 코드에 의해 규정된 시퀀스로 발생되어야 하는 것을 특징으로 하는 모니터링 수단.
  20. 제1항에 있어서, 상기 트리거 인에이블링 코드는 복수의 외부 트리거 인에이블링 코드를 추가로 포함하는데, 상기 외부 트리거 인에이블링 코드 각각은 시스템 버스가 아닌 소오스로부터의 복수의 외부트리거 신호중 하나에 대응하는 것을 특징으로 하는 모니터링 수단.
  21. 제14항에 있어서, 상기 트리거 인에이블링 코드는 복수의 외부 트리거 인에이블링 코드를 추가로 포함하는데, 상기 외부 트리거 인에이블링 코드 각각은 시스템 버스가 아닌 소오스로부터 복수의 외부트리거 신호중 하나에 대응하는 것을 특징으로 하는 모니터링 수단.
  22. 제21항에 있어서, 외부트리거 인에이블링 코드 및 대응 외부 트리거 신호 각각은 복수의 시스템 버스 인에이블링 코드 중 하나 및 대응 버스 트리거 신호에 대응하는 것을 특징으로 하는 모니터링 수단.
  23. 제22항에 있어서, 상기 버스 인에이블링 코드 및 트리거 시퀀스 인에이블링 코드는 트리거 출력을 발생하는 대응버스 트리거 신호 대신에 사용되는 외부 트리거 신호를 선택할 수 있는 것을 특징으로 하는 모니터링 수단.
  24. 제22항에 있어서, 상기 버스 인에이블링 코드 및 트리거 시퀀스 인에이블링 코드는 트리거 출력을 발생하는 대응 버스 트리거 신호와 함께 논리 AND함수에 사용되는 외부 트리거 신호를 선택할 수 있는 것을 특징으로 하는 모니터링 수단.
  25. 제22항에 있어서, 상기 버스 인에이블링 코드 및 트리거 시퀀스 인에이블링 코드는 트리거 출력을 발생하는 대응 버스 트리거 신호와 함께 논리 OR함수에 사용되는 외부 트리거 신호를 선택할 수 있는 것을 특징으로 하는 모니터링 수단.
  26. 제1항에 있어서, 상기 사일로 밴크 수단은 복수의 서브 사일로 수단을 포함하는데, 각 서브 사일로 수단은 제2의 선택된 점중 대응하는 하나의 점에 제공된 조건들에 대응하여 그 조건들을 기록하는 것을 특징으로 하는 모니터링 수단.
  27. 제26항에 있어서, 상기 서브 사일로 수단 각각은 제2의 선택된 점중 대응하는 점들로부터 접속된 데이타 입력을 가진 스태틱 메모리 수단과, 상기 스태틱 메모리 수단의 데이타 출력으로부터 접속된 데이타 입력을 가진 다이나믹 메모리 수단을 포함하며, 상기 서브 사일로 수단은 상기 스태틱 메모리 수단으로 상기 선택된 제2점에 제공된 조건들을 포획하고, 상기 포획된 조건의 기록을 위해 상기 다이나믹 메모리 수단으로 상기 포획된 조건들을 전달하기 위해 대응 트리거 출력에 응답하는 것을 특징으로 하는 모니터링 수단.
  28. 제26항에 있어서, 상기 제2의 복수의 선택된 점은 시스템의 제1버스 라인을 포함하는 것을 특징으로 하는 모니터링 수단.
  29. 제26항에 있어서, 사이 제2의 복수의 선택된 점은 시스템의 제2의 버스 라인을 포함하는 것을 특징으로 하는 모니터링 수단.
  30. 제26항에 있어서, 상기 제2의 복수의 선택된 점은 상기 제1및 제2 시스템 버스의 외부 설정점을 포함하는 것을 특징으로 하는 모니터링 수단.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR90021265A 1989-12-22 1990-12-21 Bus monitor for selectively detecting errors independently occurring from multiple sources KR950001943B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/455,667 1989-12-22
US07/455,667 US5210862A (en) 1989-12-22 1989-12-22 Bus monitor with selective capture of independently occuring events from multiple sources

Publications (2)

Publication Number Publication Date
KR910012924A true KR910012924A (ko) 1991-08-08
KR950001943B1 KR950001943B1 (en) 1995-03-07

Family

ID=23809762

Family Applications (1)

Application Number Title Priority Date Filing Date
KR90021265A KR950001943B1 (en) 1989-12-22 1990-12-21 Bus monitor for selectively detecting errors independently occurring from multiple sources

Country Status (5)

Country Link
US (1) US5210862A (ko)
JP (1) JPH03291735A (ko)
KR (1) KR950001943B1 (ko)
CN (1) CN1043273C (ko)
MX (1) MX173992B (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100240158B1 (ko) * 1990-05-18 2000-01-15 마이클 다고스티노 실시간 프로그램 가능 신호 처리기 아키텍쳐
US5313616A (en) * 1990-09-18 1994-05-17 88Open Consortium, Ltd. Method for analyzing calls of application program by inserting monitoring routines into the executable version and redirecting calls to the monitoring routines
DE4315945C1 (de) * 1993-05-12 1994-09-01 Siemens Ag Verfahren und Anordnung zum Protokollieren von Signalen auf einer getakteten Sammelleitung zur Signalübertragung
US5581482A (en) * 1994-04-26 1996-12-03 Unisys Corporation Performance monitor for digital computer system
US6003107A (en) * 1996-09-10 1999-12-14 Hewlett-Packard Company Circuitry for providing external access to signals that are internal to an integrated circuit chip package
US5881224A (en) * 1996-09-10 1999-03-09 Hewlett-Packard Company Apparatus and method for tracking events in a microprocessor that can retire more than one instruction during a clock cycle
US5887003A (en) * 1996-09-10 1999-03-23 Hewlett-Packard Company Apparatus and method for comparing a group of binary fields with an expected pattern to generate match results
US5867644A (en) * 1996-09-10 1999-02-02 Hewlett Packard Company System and method for on-chip debug support and performance monitoring in a microprocessor
US5880671A (en) * 1996-10-31 1999-03-09 Hewlett-Packard Company Flexible circuitry and method for detecting signal patterns on a bus
US5956476A (en) * 1996-10-31 1999-09-21 Hewlett Packard Company Circuitry and method for detecting signal patterns on a bus using dynamically changing expected patterns
US5956477A (en) * 1996-11-25 1999-09-21 Hewlett-Packard Company Method for processing information in a microprocessor to facilitate debug and performance monitoring
US5881217A (en) * 1996-11-27 1999-03-09 Hewlett-Packard Company Input comparison circuitry and method for a programmable state machine
US6009539A (en) * 1996-11-27 1999-12-28 Hewlett-Packard Company Cross-triggering CPUs for enhanced test operations in a multi-CPU computer system
US5941995A (en) * 1997-05-20 1999-08-24 Hewlett-Packard Company Reloading state analyzer
US6618775B1 (en) 1997-08-15 2003-09-09 Micron Technology, Inc. DSP bus monitoring apparatus and method
US6134676A (en) * 1998-04-30 2000-10-17 International Business Machines Corporation Programmable hardware event monitoring method
US6405327B1 (en) 1998-08-19 2002-06-11 Unisys Corporation Apparatus for and method of automatic monitoring of computer performance
US6374370B1 (en) 1998-10-30 2002-04-16 Hewlett-Packard Company Method and system for flexible control of BIST registers based upon on-chip events
US20020135611A1 (en) * 1999-03-04 2002-09-26 Trevor Deosaran Remote performance management to accelerate distributed processes
US6580431B1 (en) 1999-03-04 2003-06-17 Nexmem System, method, and computer program product for intelligent memory to accelerate processes
DE19937752A1 (de) * 1999-08-10 2001-02-22 Siemens Ag Prozessoreinheit zum Durchführen von logischen Operationen sowie dazugehöriges Multiprozessorsystem
US6542985B1 (en) 1999-09-23 2003-04-01 Unisys Corporation Event counter
US7034791B1 (en) * 2000-12-14 2006-04-25 Gary Odom Digital video display employing minimal visual conveyance
US7373557B1 (en) 2003-04-04 2008-05-13 Unisys Corporation Performance monitor for data processing systems
JP2005158056A (ja) * 2003-11-04 2005-06-16 Matsushita Electric Ind Co Ltd コンテンツ移動システムおよびこれに用いられるコンテンツ送出機器
US7418629B2 (en) * 2005-02-11 2008-08-26 International Business Machines Corporation Synchronizing triggering of multiple hardware trace facilities using an existing system bus
US7437617B2 (en) * 2005-02-11 2008-10-14 International Business Machines Corporation Method, apparatus, and computer program product in a processor for concurrently sharing a memory controller among a tracing process and non-tracing processes using a programmable variable number of shared memory write buffers
US7437618B2 (en) * 2005-02-11 2008-10-14 International Business Machines Corporation Method in a processor for dynamically during runtime allocating memory for in-memory hardware tracing
US8032745B2 (en) * 2005-12-20 2011-10-04 International Business Machines Corporation Authentication of I2C bus transactions
US7913030B2 (en) * 2007-12-28 2011-03-22 Sandisk Il Ltd. Storage device with transaction logging capability
US7979662B2 (en) * 2007-12-28 2011-07-12 Sandisk Il Ltd. Storage device with transaction indexing capability
US20090259890A1 (en) * 2008-04-14 2009-10-15 Turin Networks Method & apparatus for hardware fault management
CN102662782B (zh) * 2012-04-17 2014-09-03 华为技术有限公司 一种监控系统总线的方法及装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3831149A (en) * 1973-02-14 1974-08-20 Burroughs Corp Data monitoring apparatus including a plurality of presettable control elements for monitoring preselected signal combinations and other conditions
DE2640922A1 (de) * 1976-09-08 1978-03-09 Siemens Ag Vakuumschaltgeraet mit einer einrichtung zur ueberwachung des abbrandes der schaltstuecke
US4100532A (en) * 1976-11-19 1978-07-11 Hewlett-Packard Company Digital pattern triggering circuit
US4166290A (en) * 1978-05-10 1979-08-28 Tesdata Systems Corporation Computer monitoring system
US4455624A (en) * 1980-11-25 1984-06-19 Hewlett-Packard Company Logic state analyzer with format specification
US4495599A (en) * 1980-11-25 1985-01-22 Hewlett-Packard Company Logic state analyzer with sequential triggering and restart
JPS60159951A (ja) * 1984-01-30 1985-08-21 Fuji Electric Co Ltd 情報処理装置におけるトレ−ス方式
US4845615A (en) * 1984-04-30 1989-07-04 Hewlett-Packard Company Software performance analyzer
US4651298A (en) * 1984-05-30 1987-03-17 The United States Of America As Represented By The Secretary Of The Air Force Selection of data from busses for test
US4937740A (en) * 1985-09-18 1990-06-26 Cadre Technologies, Inc. Real time software analyzing system for storing selective m-bit addresses based upon correspondingly generated n-bit tags
US4821178A (en) * 1986-08-15 1989-04-11 International Business Machines Corporation Internal performance monitoring by event sampling
US4872121A (en) * 1987-08-07 1989-10-03 Harris Corporation Method and apparatus for monitoring electronic apparatus activity

Also Published As

Publication number Publication date
KR950001943B1 (en) 1995-03-07
US5210862A (en) 1993-05-11
MX173992B (es) 1994-04-13
JPH03291735A (ja) 1991-12-20
CN1055252A (zh) 1991-10-09
CN1043273C (zh) 1999-05-05

Similar Documents

Publication Publication Date Title
KR910012924A (ko) 다중 소오스로부터 독립적으로 발생하는 에러를 선택적으로 잡아내기 위한 버스 모니터
US4835675A (en) Memory unit for data tracing
KR950009435A (ko) 프로그램된 디바이스의 동작 조종 방법 및 장치
NO843895L (no) Logisk krets for aa paavise avbruddspunkter i databehandlingsenhet
KR880000859A (ko) 마이크로 프로세서
JPS5539994A (en) Multiprocessor system
KR910001542A (ko) 정보 처리 장치의 비교 체크 기능 검사를 위한 시스템
KR910014819A (ko) 듀얼-포트 캐쉬 태그 메모리
KR880008237A (ko) 디지탈 신호의 시간축 보정장치
KR880004490A (ko) 반도체 기억장치
KR910008568A (ko) 퍼스널 컴퓨터 패리티 체크 시스템
KR840001726A (ko) 키이기억에러 처리시스템
JPS62166449A (ja) 論理装置の履歴記憶装置
JPS60233743A (ja) 計算機システムの異常検出回路
JPH0793225A (ja) メモリチェック方式
JPH0395653A (ja) データ記憶装置のアドレス誤り検出方法
KR890002758A (ko) 데이타 처리시스템
JPH0398129A (ja) パリティエラー検出方式
KR930003166A (ko) 메모리 테스트 방법
JPH0528056A (ja) メモリ装置
JPS5617442A (en) Parity error processing system
JPS6218943B2 (ko)
JPH02157952A (ja) 記憶装置
JPS57200999A (en) Memory circuit checking system
JPS5489435A (en) Common memory device control system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19990304

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee