KR880004490A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR880004490A
KR880004490A KR1019870009902A KR870009902A KR880004490A KR 880004490 A KR880004490 A KR 880004490A KR 1019870009902 A KR1019870009902 A KR 1019870009902A KR 870009902 A KR870009902 A KR 870009902A KR 880004490 A KR880004490 A KR 880004490A
Authority
KR
South Korea
Prior art keywords
memory cell
signal
address
control circuit
data
Prior art date
Application number
KR1019870009902A
Other languages
English (en)
Other versions
KR910001534B1 (ko
Inventor
도오루 후루야
겐지 나토리
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP61210997A external-priority patent/JPS6366799A/ja
Priority claimed from JP61210996A external-priority patent/JPS6366798A/ja
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR880004490A publication Critical patent/KR880004490A/ko
Application granted granted Critical
Publication of KR910001534B1 publication Critical patent/KR910001534B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/20—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits using counters or linear-feedback shift registers [LFSR]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

반도체 기억장
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1실시예에 따른 반도체기억장치의 블록도.
제2도는 제1도에 도시된 반도체기억장치에서 사용되는 어드레스카운터와 기록데이터발생회로를 포함한 회로의 회로도.
제3도는 제1도에 도시된 반도체기억장치에서 사용되는 어드레스버퍼/멀티플렉서의 일부를 나타낸 회로도.

Claims (16)

  1. 다수의 메모리셀로 구성되는 메모리셀어레이(10)와, 메모리셀어레이(10)내에 있는 메모리셀을 선택해 내기 위한 메모리셀선택수단(11, 13, 16), 이 메모리셀선택수단(11, 13, 16)에 의해 선택되어진 메모리셀에다가 데이터를 기록해 주기 위한 데이터기록수단(14), 상기 메모리셀선택수단(11, 13, 16)에 의해 선택 되어진 메모리셀로 부터 데이터를 독출해 내기 위한 데이터독출수단(12,14)및, 제어신호에 따라 상기 메모리셀어레이(10)내에 있는 메모리셀에다가 소정의 데이터를 순차적으로 기록한 수 기록된 데이터를 독출해 내므로써 독출되는 데이터에 에러가 있는지의 여부를 점검하는 자기 진단수단으로 구성된 것을 특징으로 하는 반도체기억장치.
  2. 제1항에 있어서, 자기진단수단이 메모리셀어레이(10)내에 있는 메모리셀을 지정하기 위한 어드레신호를 발생시키는 어드레스카운터(17)와, 상기 메모리셀에 기록되어질 데이터를 발생시키는 기록데이터발생회로(19), 메모리셀에 기록된 데이터와 그 메모리셀로 부터 독출되는 데이터가 서로 같은지의 여부를 점검하는 고장검출/고장신호발생회로(20)및, 상기 어드레스카운터(17)와 기록데이터발생회로(19)및 고장검출/고장신호발생회로(20)를 제어하는 자기진단제어회로(18)로 구성된 것을 특징으로 하는 반도체기억장치.
  3. 제2항에 있어서, 어드레스카운터(17)와 기록데이터발생회로(19)는 직렬로 결합된 다수의 카운터로 구성된 것이고, 상기 기록데이터발생회로(19)는 어드레스카운터(17)를 형성하는 카운터중 최종카운터의 출력단에 접속되며, 상기 최종카운터는 최상위비트(MSB)를 제공하는 것을 특징으로 하는 반도체기억장치.
  4. 제2항에 있어서,메모리셀어레이(10)내에 있는 메모리셀이 다이내믹형 메모리셀이고, 어드레스카운터(17)를 형성하는 카운터중 일부가 상기 메모리셀을 리프레쉬시키는데 사용되는 어드레스신호를 발생시키는 것을 특징으로 하는 반도체기억장치.
  5. 제1항에 있어서, 제어신호는 특정의 외부단자로 부터 공급되며 통상동작에서는 사용되지 않는 신호인 것을 특징으로 하는 반도체기억장치.
  6. 제1항에 있어서, 제어신호는 통상동작에서 사용되는 외부단자에 공급되어지는 전위를 갖춘 것으로서, 통상동작에서 사용되지 않는 것과는 다른 것을 특징으로 하는 반도체기억장치.
  7. 제2항에 있어서, 고장검출/고장신호발생회로(20)는 에러데이터가 검출된 것을 나타내는 고장신호(Fail)를 출력하는 것을 특징으로 하는 반도체기억장치.
  8. 제2항에 있어서, 자기진단제어회로(18)의 동작사이클이 타이머수단에 의해 제어되는 것을 특징으로 하는 반도체기억장치.
  9. 제2항에 있어서, 어드레스카운터(17)는 직렬로 접속된 다수의 R-S플립플롭 (3001~3018)으로 구성된 것을 특징으로 하는 반도체기억장치.
  10. 제9항에 있어서, R-S플립플롭(3001~3018)이 주파수 분주기로 동작하는 것을 특징으로 하는 반도체기억장치.
  11. 제1항에 있어서, 자기진단제어회로(18)의 앞에는 통상동작에서 사용되는 다수의 단자에 소정의 신호들이 소정의 순서와 소정의 레벨로 입력되는지를 검출하여 상기 자기진단제어회로(18)를 기동시키기위한 제어신호를 공급하는 기동제어회로 (21)가 추가로 설치되어 있는 것을 특징으로 하는 반도체기억장치.
  12. 제11항에 있어서, 기동제어회로(21)에서 검출되는 소정의 신호가 어드레스신호의 일부나 전체를 포함하는 것을 특징으로 하는 반도체기억장치.
  13. 제11항에 있어서, 어드레스카운터(17)의 낮은 순위의 디지트가 메모리셀을 어드레스하기 위한 행어드레스로 사용되고, 높은 순위의 디지트가 열어드레스로 사용되는 것을 특징으로 하는 반도체기억장치.
  14. 제11항에 있어서, 기동제어회로(21)는 외부단자를 통해서 입력되는 열어드레스스트로브신호와 행어드레스스트로브신호를 검출해서, 상기 열어드레스스트로브신호가 행어드레스스트로브신호보다 먼저 입력된 것을 검출했을때 자기진단제어회로(18)를 기동시키는 것을 특징으로 하는 반도체기억장치.
  15. 제11항에 있어서, 기동제어회로(21)는 외부단자를 통해서 입력되는 기록네이블신호를 검출해서, 상기 열어드레스스트로브신호가 행어드레스스트로브신호보다 먼저 입력된 것을 검출했을 때 상기 기록이네이블신호의 레벨에 응답하여 자기진단제어회로(18)를 기동시키는 것을 특징으로 하는 반도체기억장치.
  16. 제11항에 있어서, 기동제어회로(21)는 외부단자를 통해서 입력되는 열어드레스스트로브신호와 행어드레스스트로브신호, 기록이네이블신호및 외부어드레스신호를 검출해서, 상기 열어드레스스트로브신호가 행어드레스스스트로브신호보다 먼저 입력되고 상기 기록이네이블신호가 소정의 레벨로 되어 있으며 상기 외부어드레스신호가 소정레벨의 조합관계로 되어 있을 때 자기진단제어회로 (18)를 기동시키는 것을 특징으로 하는 반도체기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870009902A 1986-09-08 1987-09-08 반도체기억장치 KR910001534B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP210997 1986-09-08
JP61-210996 1986-09-08
JP210996 1986-09-08
JP61210997A JPS6366799A (ja) 1986-09-08 1986-09-08 半導体記憶装置
JP61210996A JPS6366798A (ja) 1986-09-08 1986-09-08 半導体記憶装置
JP61-210997 1986-09-08

Publications (2)

Publication Number Publication Date
KR880004490A true KR880004490A (ko) 1988-06-07
KR910001534B1 KR910001534B1 (ko) 1991-03-15

Family

ID=26518377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870009902A KR910001534B1 (ko) 1986-09-08 1987-09-08 반도체기억장치

Country Status (2)

Country Link
EP (1) EP0263312A3 (ko)
KR (1) KR910001534B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02255925A (ja) * 1988-11-30 1990-10-16 Hitachi Ltd メモリテスト方法および装置
KR920001080B1 (ko) * 1989-06-10 1992-02-01 삼성전자 주식회사 메모리소자의 데이타 기록 방법 및 테스트 회로
JPH03138742A (ja) * 1989-10-25 1991-06-13 Toshiba Corp メモリシステム
US5173906A (en) * 1990-08-31 1992-12-22 Dreibelbis Jeffrey H Built-in self test for integrated circuits
FR2697103B1 (fr) * 1992-10-19 1994-12-09 Sgs Thomson Microelectronics Procédé de test de mémoires et circuit mémoire associé.
WO2008120389A1 (ja) 2007-03-29 2008-10-09 Fujitsu Limited メモリテスト回路、半導体集積回路およびメモリテスト方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56137583A (en) * 1980-03-26 1981-10-27 Fujitsu Ltd Storage device
JPS573299A (en) * 1980-06-06 1982-01-08 Nec Corp Memory integrated circuit
US4507761A (en) * 1982-04-20 1985-03-26 Mostek Corporation Functional command for semiconductor memory
DE3232215A1 (de) * 1982-08-30 1984-03-01 Siemens AG, 1000 Berlin und 8000 München Monolithisch integrierte digitale halbleiterschaltung
DE3318564A1 (de) * 1983-05-20 1984-11-22 Siemens AG, 1000 Berlin und 8000 München Integrierte digitale mos-halbleiterschaltung
US4724531A (en) * 1984-07-18 1988-02-09 Hughes Aircraft Company Gate array with bidirectional symmetry

Also Published As

Publication number Publication date
EP0263312A2 (en) 1988-04-13
EP0263312A3 (en) 1989-04-26
KR910001534B1 (ko) 1991-03-15

Similar Documents

Publication Publication Date Title
US5875153A (en) Internal/external clock option for built-in self test
KR870010551A (ko) 다이나믹 ram
GB1356324A (en) Electronic circuit tester
KR910010534A (ko) 반도체 기억장치의 용장회로
KR910012924A (ko) 다중 소오스로부터 독립적으로 발생하는 에러를 선택적으로 잡아내기 위한 버스 모니터
KR830006745A (ko) 논리추적장치(論理追跡裝置)
KR880014464A (ko) 자체 시험 메모리 시스템을 가진 데이타 처리 시스템
KR890008850A (ko) 랜덤 억세스 메모리 유니트
GB1430486A (en) Machine memories
US5533194A (en) Hardware-assisted high speed memory test apparatus and method
ES440887A1 (es) Unidad de control de acceso para controlar un dispositivo dememoria.
JP2938797B2 (ja) 半導体メモリのセルフバーンイン回路
KR880004490A (ko) 반도체 기억장치
KR920010624A (ko) 반도체기억장치
JPH03138742A (ja) メモリシステム
KR930004427B1 (ko) 주기억장치의 자체 시험시간 단축방법
JPH0434233B2 (ko)
JPS6325749A (ja) 半導体記憶素子
JP2641917B2 (ja) メモリ素子
JPS63184989A (ja) 半導体記憶装置
JPH07141861A (ja) ダイナミックメモリ
SU1019492A1 (ru) Буферное запоминающее устройство с самоконтролем
SU584338A1 (ru) Устройство дл контрол блоков посто нной пам ти
SU1478210A1 (ru) Устройство дл сортировки информации
SU610180A1 (ru) Устройство дл автоматического контрол блоков пам ти

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030228

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee