KR880014464A - 자체 시험 메모리 시스템을 가진 데이타 처리 시스템 - Google Patents

자체 시험 메모리 시스템을 가진 데이타 처리 시스템 Download PDF

Info

Publication number
KR880014464A
KR880014464A KR1019880005687A KR880005687A KR880014464A KR 880014464 A KR880014464 A KR 880014464A KR 1019880005687 A KR1019880005687 A KR 1019880005687A KR 880005687 A KR880005687 A KR 880005687A KR 880014464 A KR880014464 A KR 880014464A
Authority
KR
South Korea
Prior art keywords
memory
banks
bank
contents
test
Prior art date
Application number
KR1019880005687A
Other languages
English (en)
Other versions
KR930004330B1 (ko
Inventor
비.립곤 제시
에이.마스카스 배리
케이.모간 데이비드
Original Assignee
디지탈 이큅먼트 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디지탈 이큅먼트 코오포레이숀 filed Critical 디지탈 이큅먼트 코오포레이숀
Publication of KR880014464A publication Critical patent/KR880014464A/ko
Application granted granted Critical
Publication of KR930004330B1 publication Critical patent/KR930004330B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C29/28—Dependent multiple arrays, e.g. multi-bit arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

내용 없음

Description

자체 시험 메모리 시스템을 가진 데이터 처리 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제8도는 기호판독 동작 단계를 설명하는 순서도.
제9도는 신속한 진단 시험동작에 대한 순서도.

Claims (21)

  1. 다수의 메모리 뱅크로 구성된 자체 시험 메모리에 있어서, 시험 패턴을 상기 다수의 메모리 뱅크중 각 뱅크의 대응 기억 위치내에 동시에 기입하기 위한 수단과； 상기 메모리 뱅크중 한 뱅크를 선택하기 위한 수단과； 상기 메모리 뱅크중 상기 선택된 한 뱅크의 기억 위치에서의 내용을 상기 메모리 뱅크중 다른 뱅크들의 대응 기억 위치에서의 내용과 동시에 비교하기 위한 수단과； 상기 선택된 메모리 뱅크의 기억장치에서의 내용들이 상기 메모리 뱅크중 다른 뱅크들의 대응 기억 위치에서의 내용들과 다른 경우 에러를 발생시켜 기록 하기위한 수단을 구비한 것을 특징으로 하는 자체 시험 메모리.
  2. 제1항에 있어서, 상기 모든 메모리 뱅크는 단일 메모리 보오드상에 존재하는 것을 특징으로 하는 자체 시험 메모리.
  3. 제1항에 있어서, 각각 다수의 메모리 뱅크중 적어도 한 뱅크를 갖는 다수의 메모리 보오드를 아울러 포함하는 것을 특징으로 하는 자체 시험 메모리.
  4. 제1항에 있어서, 상기 선택된 메모리 뱅크의 내용들을 유지하기 위한 제1래치와； 상기 메모리 뱅크중 다른 뱅크들의 각 내용들을 유지하기 위한 제2래치를 아울러 포함하는 것을 특징으로 하는 자체 시험 메모리.
  5. 제1항에 있어서, 상기 선택된 메모리 뱅크의 기억 위치에서의 내용들이 상기 메모리 뱅크중 다른 뱅크들의 대응 기억 위치들에서의 내용들과 다른 경우 카운트 값을 증가시키기 위한 카운팅 수단을 아울러 포함하는 것을특징으로하는 자체 시험 메모리.
  6. 제5항에 있어서, 상기 카운팅 수단으로부터 카운트 값을 출력시키기 위한 수단을 아울러 포함하는 것을 특징으로 하는 자체 시험 메모리.
  7. 다수의 메모리 뱅크로 구성된 자체 시험 메모리를 포함하는 데이타 처리 시스템에 있어서, 시험 패턴을 상기 다수의 메모리 뱅크중 각 뱅크의 대응 기억 위치내에 동시에 기입하기 위한 수단과； 상기 메모리 뱅크중 한 뱅크를 선택하기 위한 수단과； 상기 메모리에 결합되어, 상기 메모리의 동작을 평가하도록 상기 메모리 뱅크들중 상기 선택된 한 뱅크로부터의 내용을 시험하기 위한 수단과； 상기 메모리 뱅크중 상기 선택된 한 뱅크의 기억 위치에서의 내용을 상기 메모리 뱅크중 다른 뱅크의 대응 기억위치에서의 내용과 동시에 비교하기 위한 수단과； 상기 선택된 메모리 뱅크의 기억 위치에서의 내용이 상기 메모리 뱅크중 다른 뱅크들의 대응 기억 위치에서의 내용들과 다른 경우 에러를 발생시켜 기록하기 위한 수단을 구비한 것을 특징으로 하는 데이타 처리 시스템.
  8. 제7항에 있어서, 상기 메모리 뱅크들중 상기 선택된 한 메모리 뱅크의 내용들을 유지하기 위한 제1래치와； 상기 메모리 뱅크들중 상기 다른 뱅크들의 각 내용들을 유지하기 위한 제2래치와； 상기 제1 및 제2래치에 결합된 비교기를 구비하는 것을 특징으로 하는 데이타 처리 시스템.
  9. 다수의 메모리 뱅크에 결합되는 자체 시험 메모리 시스템에 있어서, 시험 패턴을 상기 다수의 메모리 뱅크중 각 뱅크의 대응 기억 위치내에 동시에 기입하기 위한 수단과； 상기 메모리 뱅크중 한 뱅크를 선택하기 위한 수단과； 상기 메모리 뱅크중 상기 선택된 한 뱅크의 기억 위치에서의 내용을 상기 메모리 뱅크중 다른 뱅크의 각 대응 기억 위치에서의 내용과 동시에 비교하기 위한 수단과 ； 상기 선택된 메모리 뱅크의 기억 위치에서의 내용들이 상기 메모리 뱅크중 다른 뱅크들의 대응 기억 위치에서의 내용들과 다른 경우 에러를 발생시켜 기록하기 위한 수단을 구비한 것을 특징으로 하는 자체 시험 메모리 시스템.
  10. 제9항에 있어서, 상기 모든 메모리 뱅크는 단일 메모리 보오드상에 존재하는 것을 특징으로 하는 자체 메모리 시스템.
  11. 제9항에 있어서, 각각 상기 메모리 뱅크중 적어도 한 뱅크를 갖는 다수의 메모리 보오드를 아울러 포함하는 것을 특징으로 하는 자체 시험 메모리 시스템.
  12. 제9항에 있어서, 상기 선택된 메모리 뱅크의 내용들을 유지하기 위한 제1래치와; 상기 선택된 메모리 뱅크의 내용들을 유지하기 위한 제2래치를 아울러 포함하는 것을 특징으로 하는 자체 시험 메모리 시스템.
  13. 제9항에 있어서, 상기 선택된 메모리 뱅크의 기억위치에서의 내용들이 상기 메모리 뱅크중 다른 뱅크들의 기억 위치들에서의 내용들과 다른 경우 카운트값을증가시키기 위한 카운팅 수단을 아울러 포함하는 것을 특징으로 하는 자체 시험 메모리 시스템.
  14. 제9항에 있어서, 상기 메모리 시스템에 결합되어, 상기 메모리 시스템의 동작을 평가하도록 상기 메모리 뱅크로부터의 내용들을 시험하기 위한 수단을 아울러 포함하는 것을 특징으로 하는 자체 시험 메모리 시스템.
  15. 자체 시험 메모리 시스템에 있어서, 메모리 버스와； 상기 메모리 버스에 결합된 적어도 하나의 메모리 보오드를 구비하며, 이 각각의 메모리 보오드는 적어도 하나의 메모리 뱅크, 각각 상기 메모리 보오드의 상기 뱅크들중 다른 한 뱅크와 결합되어 기입 신호와 다수의 뱅크 선택 신호중 대응하는 한 선택 신호에 응답하여 데이타를 상기 대응 메모리 뱅크의 선택된 기억 위치내에 기입되게 하기 위한 트랜시버 회로, 상기 보오드가 선택된 보오드 위치에 있는 경우 선택된 보오드 신호를 발생시키기 위한 위치 검출 회로, 상기 메모리 보오드상의 상기 각 뱅크들에 결합된 입력과 상기 메모리 버스에 결합된 출력을 가지며, 상기 위치 검출회로가 상기 선택된 보오드 신호를 발생하는 경우 상기 뱅크들 중 소정의 뱅크의 내용을 상기 메모리 버스에 전송시키기 위한 멀티플랙서, 상기 메모리 버스에서 수신된 상기 뱅크들중 소정의 뱅크로부터의 내용을 기억하기 위한 보오드 래치, 메모리 보오드상에 상기 뱅크들 중 각 대응 내용들을 기억하기 위한 뱅크래치들, 상기 보오드 래치 및 상기 뱅크래치들 중 각각의 뱅크래치에 결합된 입력을 가진 비교기, 상기 비교기의 출력에 접속된 입력을 가진 카운터, 상기 각각의 메모리 보오드에 결합되어 상기 뱅크 선택 신호 및 상기 기입 신호를 허가하기 위한 메모리 제어회로를 포함하고, 상기 메모리 제어 회로는 신속한 메모리 진단 시험이 수행되는 경우 세트되는 시험 플래그를 유지하기 위한 레지스터, 그리고 상기 시험 플레그가 세트될때 상기 모든 뱅크 선택신호를 동시에 인에이블링 하기 위한 뱅크 선택회로를 포함하는 것을 특징으로하는 자체 시험 메모리 시스템.
  16. 자체 시험 메모리 능력을 갖는 데이타 처리 시스템에 있어서, 구비하며, 메모리 버스와, 상기 메모리 버스에 결합된 적어도 하나의 메모리 보오드를 구비하며； 이 각각의 메모리 보오드는 적어도 하나의 메모리 뱅크, 각각 상기 메모리 보오드의 상기 뱅크들중 다른 한 뱅크와 결합되어 기입 신호와 다수의 뱅크 선택 신호중 대응하는 한 선택 신호에 응답하여 데이타를 상기 대응 메모리 뱅크의 선택된 기억 위치내에 기억 되게 하기 위한트랜시버 회로, 상기 보오드가 선택된 보오드 위치에 있는 경우 선택된 보오드 신호를 발생시키기 위한 위치 검출 회로, 상기 메모리 보오드상의 상기 각 뱅크들에 결합된 입력과 상기 메모리 버스에 결합된 출력을 가지며, 상기 위치 검출회로가 상기 선택된 보오드신호를 발생하는 경우 상기 뱅크들중 소정의 뱅크의 내용을 상기 메모리 버스에 전송시키기 위한 멀티플랙서, 상기 메모리 버스에서 수신된 상기 뱅크들중 소정의 뱅크로부터의 내용을 기억하기 위한 보오드 래차, 메모리 보오드상에 상기 뱅크들중 각 대응 내용들을 기억하기 위한 뱅크 래치들, 상기 보오드 래치 및 상기 뱅크 래치들 중 각각의 뱅크 래치에 결합된 입력을 가진 비교기, 상기 비교기의 출력에 접속된 입력을 가진 카운터, 상기 각각의 메모리 보오드에 결합되어 상기 뱅크 선택신호 및 상기 기입 신호를 허가하기 위한 메모리 제어회로를 포함하고, 상기 메모리 제어회로는 신속한 메모리 진단 시험이 수행되는 경우 세트되는 시험 플래그를 유지하기 위한 래지스터, 그리고 상기 시험 플래그가 세트될 때 상기 모든 뱅크 선택 신호를 동시에 인에이블링하기 위한 뱅크 선택회로, 상기 메모리 버스에 결합되어 상기 시험 플래그를 세트시킴과 동시에 상기 소정의 메모리 뱅크로부터의 내용들을 평가하기 위한 중앙처리 장치를 포함하는 것을 특징으로 하는 데이타 처리 시스템.
  17. 다수의 메모리 뱅크로 구성된 메모리를 시험하기 위한 방법에 있어서, 시험 패턴을 상기 뱅크들중 대응 기억 위치내에 기입하는 단계와； 상기 메모리 뱅크들중 한 뱅크를 선택하는 단계와； 상기 메모리 뱅크들중 상기 선택된 한 뱅크의 기억 위치에서의 내용들을 상기 메모리 뱅크들중 다른 뱅크들의 각 대응 기억위치에서의 내용과 비교하는 단계와； 그리고 상기 선택된 메모리 뱅크의 기억 위치에서의 내용과 상기 메모리 뱅크들중다른 뱅크들의 대응 기억 위치의 내용의 차이를 에러로서 기록하는 단계를 포함하는 것을 특징으로 하는 메모리 시험방법.
  18. 제17항에 있어서, 상기 기록 단계는 상기 선택된 메모리 뱅크의 기억 위치에서의 내용들이 상기 메모리 뱅크들 중 다른 대응 기억 위치에서의 내용들과 다른 경우 그 시간을 카운팅하는 보조 단계를 포함하는 것을특징으로 하는 메모리 시험방법.
  19. 제17항에 있어서, 상기 선택된 메모리 뱅크의 내용들을 판독하는단계와； 상기 선택된 메모리 뱅크의 내용들을 시험 패턴과 비교하는 단계를 아울러 포함하는 것을 특징으로 하는 시험방법.
  20. 다수의 메모리 뱅크로 구성된 메모리를 시험하기 위한 방법에 있어서, 상기 메모리 뱅크들중 각 뱅크들에 대한 메모리 선택라인들을 동시에 작동시킴으로써 시험 패턴을 상기 메모리 뱅크들의 대응 기억 위치내에 기입하는 단계와； 상기 메모리 뱅크들중 한 뱅크를 선택하는 단계와； 상기 메모리 뱅크들중 상기 선택된 뱅크의 기억 위치에서의 내용을 판독하는 단계와； 상기 메모리 뱅크들중 상기 선택된 방크의 기억 위치의 내용을 보오드 래치내에 기억시키는 단계와； 상기 메모리 뱅크들중 다른 뱅크들의 내용들을 동시에 판독하는 단계와； 상기 메모리 뱅크들중 다른 뱅크들의 내용들을 뱅크 래치내에 동시에 기억시키는 단계와； 상기 선택된 메모리 뱅크의 기억 위치에서 기억된 내용을 상기 메모리 뱅크의 다른 메모리 뱅크들중 각 대응 기억위치에서 기억된 내용과 비교하기 위한 단계와； 그리고 상기 하나의 메모리 뱅크의 기억 위치에서 기억된 내용이 상기 메모리 뱅크들중 상기 다른 뱅크들의 기억된 내용들과 다른 경우의 신호발생을 에러로서 기록하는 단계를 포함하는 것을 특징으로 하는 메모리 시험방법.
  21. 제19항에 있어서, 상기 선택된 메모리 뱅크의 내용들을 판독하는 단계와； 상기 한 메모리 뱅크의 내용들을 시험패턴과 비교하는 단계를 아울러 포함하는 것을 특징으로 하는 메모리 시험방법.
    ※ 참고사항：최초출원 내용에 의하여 공개하는 것임.
KR1019880005687A 1987-05-14 1988-05-14 자체시험 메모리시스템을 가진 데이타 처리시스템 KR930004330B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US049,812 1987-05-14
US07/049,812 US4782486A (en) 1987-05-14 1987-05-14 Self-testing memory
US49812 1987-05-14

Publications (2)

Publication Number Publication Date
KR880014464A true KR880014464A (ko) 1988-12-23
KR930004330B1 KR930004330B1 (ko) 1993-05-26

Family

ID=21961873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880005687A KR930004330B1 (ko) 1987-05-14 1988-05-14 자체시험 메모리시스템을 가진 데이타 처리시스템

Country Status (10)

Country Link
US (1) US4782486A (ko)
EP (2) EP0362197A1 (ko)
JP (1) JPS6464051A (ko)
KR (1) KR930004330B1 (ko)
CN (1) CN1016910B (ko)
AU (2) AU607932B2 (ko)
CA (1) CA1286781C (ko)
DE (1) DE3884454D1 (ko)
MX (1) MX167351B (ko)
WO (1) WO1988009038A1 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4970648A (en) * 1987-08-12 1990-11-13 Fairchild Space And Defense Corporation High performance flight recorder
JPS6450148A (en) * 1987-08-20 1989-02-27 Nec Corp Memory resetting circuit
US4876684A (en) * 1988-02-11 1989-10-24 John Fluke Mfg. Co., Inc. Method of and apparatus for diagnosing failures in read only memory systems and the like
US5007053A (en) * 1988-11-30 1991-04-09 International Business Machines Corporation Method and apparatus for checksum address generation in a fail-safe modular memory
KR910005306B1 (ko) * 1988-12-31 1991-07-24 삼성전자 주식회사 고밀도 메모리의 테스트를 위한 병렬리드회로
DE4001563A1 (de) * 1990-01-20 1991-07-25 Standard Elektrik Lorenz Ag Verfahren zur pruefung von schreibe-lese-speichern
US5274648A (en) * 1990-01-24 1993-12-28 International Business Machines Corporation Memory card resident diagnostic testing
EP0441088A1 (en) * 1990-01-24 1991-08-14 International Business Machines Corporation Memory card resident diagnostic testing
US5544347A (en) 1990-09-24 1996-08-06 Emc Corporation Data storage system controlled remote data mirroring with respectively maintained data indices
US5357529A (en) * 1992-04-24 1994-10-18 Digital Equipment Corporation Error detecting and correcting apparatus and method with transparent test mode
US5216672A (en) * 1992-04-24 1993-06-01 Digital Equipment Corporation Parallel diagnostic mode for testing computer memory
US5956352A (en) * 1992-04-24 1999-09-21 Digital Equipment Corporation Adjustable filter for error detecting and correcting system
DE69317149T2 (de) * 1992-05-12 1998-10-08 Nec Corp Mikrocomputer mit Befehlsspeicher für Befehle zum Auslesen interner Bedingungen
GB9414266D0 (en) * 1994-07-14 1994-08-31 Jonhig Ltd Testing of memory content
US5835953A (en) 1994-10-13 1998-11-10 Vinca Corporation Backup system that takes a snapshot of the locations in a mass storage device that has been identified for updating prior to updating
WO1997011381A1 (fr) * 1995-09-22 1997-03-27 Advantest Corporation Controleur de memoire
US6000048A (en) * 1996-08-14 1999-12-07 Cirrus Logic, Inc. Combined logic and memory circuit with built-in memory test
US5877956A (en) * 1996-12-23 1999-03-02 Micron Electronics, Inc. System for burning in and diagnostically testing a computer
US5959911A (en) * 1997-09-29 1999-09-28 Siemens Aktiengesellschaft Apparatus and method for implementing a bank interlock scheme and related test mode for multibank memory devices
US6001662A (en) * 1997-12-02 1999-12-14 International Business Machines Corporation Method and system for providing a reusable configurable self-test controller for manufactured integrated circuits
USRE40172E1 (en) 1998-05-25 2008-03-25 Hynix Semiconductor, Inc. Multi-bank testing apparatus for a synchronous dram
US7159161B2 (en) * 1999-01-29 2007-01-02 National Science Council Test method and architecture for circuits having inputs
US6889334B1 (en) * 2001-10-02 2005-05-03 Advanced Micro Devices, Inc. Multimode system for calibrating a data strobe delay for a memory read operation
US7184916B2 (en) * 2003-05-20 2007-02-27 Cray Inc. Apparatus and method for testing memory cards
US7320100B2 (en) * 2003-05-20 2008-01-15 Cray Inc. Apparatus and method for memory with bit swapping on the fly and testing
US7539909B2 (en) * 2003-09-30 2009-05-26 Intel Corporation Distributed memory initialization and test methods and apparatus
US8060799B2 (en) * 2004-06-11 2011-11-15 Samsung Electronics Co., Ltd. Hub, memory module, memory system and methods for reading and writing to the same
US7634696B2 (en) * 2005-03-03 2009-12-15 Sigmatel, Inc. System and method for testing memory
US7865740B2 (en) * 2005-09-27 2011-01-04 Intel Corporation Logging changes to blocks in a non-volatile memory
US7802157B2 (en) * 2006-06-22 2010-09-21 Micron Technology, Inc. Test mode for multi-chip integrated circuit packages
CN103744752B (zh) * 2013-12-20 2015-09-30 北京交控科技有限公司 一种内存的在线故障检测方法和装置
CN107315649A (zh) * 2016-04-26 2017-11-03 新华三技术有限公司 一种表项校验方法和装置
GB2567189B (en) * 2017-10-05 2020-10-21 Advanced Risc Mach Ltd Handling errors in buffers

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US999051A (en) * 1910-02-10 1911-07-25 John D Mccurdy Floor-scraper.
DE1198857B (de) * 1963-01-18 1965-08-19 Licentia Gmbh Verfahren zur gleichzeitigen Pruefung einer Mehrzahl von taktgesteuerten elektronischen Speicherelementen waehrend des Betriebes
US3517174A (en) * 1965-11-16 1970-06-23 Ericsson Telefon Ab L M Method of localizing a fault in a system including at least two parallelly working computers
US3668644A (en) * 1970-02-09 1972-06-06 Burroughs Corp Failsafe memory system
US3999051A (en) * 1974-07-05 1976-12-21 Sperry Rand Corporation Error logging in semiconductor storage units
US4055754A (en) * 1975-12-22 1977-10-25 Chesley Gilman D Memory device and method of testing the same
US4236207A (en) * 1978-10-25 1980-11-25 Digital Equipment Corporation Memory initialization circuit
JPS5654698A (en) * 1979-10-09 1981-05-14 Fujitsu Ltd Test method of memory device
US4369511A (en) * 1979-11-21 1983-01-18 Nippon Telegraph & Telephone Public Corp. Semiconductor memory test equipment
US4334307A (en) * 1979-12-28 1982-06-08 Honeywell Information Systems Inc. Data processing system with self testing and configuration mapping capability
JPS5715296A (en) * 1980-06-30 1982-01-26 Nec Corp Testing system for storage device
JPS5764397A (en) * 1980-10-03 1982-04-19 Olympus Optical Co Ltd Memory device
JPS57105897A (en) * 1980-12-23 1982-07-01 Fujitsu Ltd Semiconductor storage device
US4510603A (en) * 1981-05-26 1985-04-09 Burroughs Corporation Testing system for reliable access times in ROM semiconductor memories
US4541090A (en) * 1981-06-09 1985-09-10 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device
JPS5963099A (ja) * 1982-10-02 1984-04-10 Fujitsu Ltd メモリ診断方式
US4608690A (en) * 1982-11-26 1986-08-26 Tektronix, Inc. Detecting improper operation of a digital data processing apparatus
JPS59185097A (ja) * 1983-04-04 1984-10-20 Oki Electric Ind Co Ltd 自己診断機能付メモリ装置
US4601034A (en) * 1984-03-30 1986-07-15 Texas Instruments Incorporated Method and apparatus for testing very large scale integrated memory circuits
US4697233A (en) * 1984-04-02 1987-09-29 Unisys Corporation Partial duplication of pipelined stack with data integrity checking
ATE65339T1 (de) * 1984-12-28 1991-08-15 Siemens Ag Integrierter halbleiterspeicher.
EP0193210A3 (en) * 1985-02-28 1988-12-14 Nec Corporation Semiconductor memory device with a built-in test circuit
US4715034A (en) * 1985-03-04 1987-12-22 John Fluke Mfg. Co., Inc. Method of and system for fast functional testing of random access memories
US4719411A (en) * 1985-05-13 1988-01-12 California Institute Of Technology Addressable test matrix for measuring analog transfer characteristics of test elements used for integrated process control and device evaluation
US4686456A (en) * 1985-06-18 1987-08-11 Kabushiki Kaisha Toshiba Memory test circuit

Also Published As

Publication number Publication date
EP0292206A1 (en) 1988-11-23
CN1031148A (zh) 1989-02-15
AU7750887A (en) 1988-12-06
CA1286781C (en) 1991-07-23
AU1557288A (en) 1988-11-17
EP0292206B1 (en) 1993-09-29
AU607932B2 (en) 1991-03-21
US4782486A (en) 1988-11-01
JPS6464051A (en) 1989-03-09
KR930004330B1 (ko) 1993-05-26
MX167351B (es) 1993-03-18
WO1988009038A1 (en) 1988-11-17
EP0362197A1 (en) 1990-04-11
DE3884454D1 (de) 1993-11-04
CN1016910B (zh) 1992-06-03

Similar Documents

Publication Publication Date Title
KR880014464A (ko) 자체 시험 메모리 시스템을 가진 데이타 처리 시스템
KR960035042A (ko) 다수의 메모리를 검사하기 위한 비스트(bist) 검사기 및 검사 방법
KR890702126A (ko) 자동 사이즈 조절 메모리 시스템
KR930004859A (ko) 에러 조정 및 테스트 기능을 가진 프로그램 가능 메모리 제어 방법 및 장치
KR900005456A (ko) 직렬 억세스 메모리 내장형 반도체 메모리 장치
FR2337374B1 (ko)
US4388701A (en) Recirculating loop memory array having a shift register buffer for parallel fetching and storing
KR910000530B1 (ko) 다수 비트폭 메모리 구조용 패리티 검사시스템
GB1119626A (en) Computer memory testing system
JPH05144295A (ja) メモリ試験装置
KR910014825A (ko) 데이타 처리 시스템 및 메모리 어레이 테스팅 처리 방법
KR100276504B1 (ko) 오류 데이터 저장 시스템
KR880004490A (ko) 반도체 기억장치
KR910017284A (ko) 메모리 칩용 패리티 검사 방법 및 장치
US6836440B2 (en) Method of checking electrical connections between a memory module and a semiconductor memory chip
JPS61255451A (ja) デ−タ処理装置
JPS6325749A (ja) 半導体記憶素子
JP2000065904A (ja) 半導体試験装置
JPS585681A (ja) 半導体メモリ試験装置
JPS6153579A (ja) 論理回路機能試験機
SU750570A1 (ru) Устройство дл контрол оперативной пам ти
JPH0544990B2 (ko)
JPS58115699A (ja) メモリ・ボ−ド試験方式
JPH05241868A (ja) メモリエラー訂正・検出回路の試験システム
JPS6332637A (ja) 情報処理装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee