HINTERGRUND DER ERFINDUNG
-
Die vorliegende Erfindung betrifft einen Mikrocomputer, und insbesondere eine
Verbesserung eines Mikrocomputers, der während eines Ausführens eines
Programms zum Auslesen interner Zustände erforderlich ist, wie beispielsweise der
Inhalte allgemeiner Register.
-
Ein Mikrocomputer wird weit verbreitet in verschiedenen elektronischen Geräten
zum Steuern ihrer Operationen verwendet. Es muß nicht gesagt werden, daß der
Mikrocomputer eine Kette von Befehlen für ein Programm zum Durchführen
gewünschter Operationen ausführt. Es ist daher erforderlich, zu prüfen, ob das
Programm richtig geschrieben ist. Ein Prüfen des Programms wird durch
intermittierendes Auslesen interner Zustände, wie beispielsweise der Inhalte allgemeiner
Register, während der Ausführung des Programms ausgeführt.
-
Zu diesem Zweck ist ein Echtzeit-Testadapter-(ICE-)System vorgesehen, wie es im
Stand der Technik wohlbekannt ist. Dieses System enthält einen Mikrocomputer für
eine Emulation (d.h. einen "Emulations-Mikrocomputer"), der das Programm
anstelle eines Mikrocomputers ausführt, der tatsächlich in einem elektronischen Gerät
verwendet wird, und weiterhin Funktionen zum Ausgeben interner Zustände unter
der Steuerung eines Emulationsprogramms aufweist. Das ICE-System ist somit für
jede Art oder Familie von Mikrocomputern vorgesehen. Anders ausgedrückt ist es
für das ICE-System erforderlich, für jede Art von Mikrocomputer vorbereitet zu sein.
ZUSAMMENFASSUNG DER ERFINDUNG
-
Es ist daher eine Aufgabe der vorliegenden Erfindung, einen Mikrocomputer zu
schaffen, bei dem eine Emulation eines Programms ohne Verwendung eines ICE-
Systems ausgeführt werden kann.
-
Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Mikrocomputer zu
schaffen, der Befehle ausführt, die nicht in einem Programm enthalten sind, um
interne Zustände für einen Test auszugeben. Ein Mikrocomputer gemäß der
vorliegenden
Erfindung ist im unabhängigen Anspruch 1 definiert. Die abhängigen
Ansprüche 2 und 3 definieren besondere Ausführungsbeispiele der Erfindung.
-
Somit kann die zentrale Verarbeitungseinheit die internen Zustände durch
Ausführen der Befehle ausgeben, die im Befehlsspeicher gespeichert sind, und die so
ausgegebenen internen Zustände können dazu verwendet werden, zu prüfen, ob
das Programm richtig geschrieben ist. Darüber hinaus können die im
Befehlsspeicher gespeicherten Befehle während der Ausführung des im Programmspeicher
gespeicherten Programms geändert werden.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
-
Die obigen und andere Aufgaben, Vorteile und Merkmale der vorliegenden
Erfindung werden aus der folgenden Beschreibung in Zusammenhang mit den
beigefügten Zeichnungen klarer, wobei:
-
Fig. 1 ein Blockdiagramm ist, das einen Mikrocomputer gemäß einem
Ausführungsbeispiel der vorliegenden Erfindung darstellt;
-
Fig. 2 ein Blockdiagramm ist, das für eine in Fig. 1 gezeigte serielle
Kommunikationseinheit repräsentativ ist;
-
Fig. 3A und 3B Flußdiagramme zum Erklären von Operationen einer zentralen
Verarbeitungseinheit sind, die jeweils eine Operationseinheit und eine
Befehlsdecodiereinheit enthalten, die in Fig. 1 gezeigt sind, und eine
Ablauffolgesteuereinheit, die in Fig. 2 gezeigt ist;
-
Fig. 4 ein Blockdiagramm ist, das einen Mikrocomputer gemäß einem
weiteren Ausführungsbeispiel der vorliegenden Erfindung darstellt; und
-
Fig. 5 ein Zeitdiagramm zum Erklären eines Betriebs einer Rücksetzsignal-
Steuerschatung ist, die in Fig. 4 gezeigt ist.
DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
-
Unter Bezugnahme auf Fig. 1 ist ein Mikrocomputer 1 gemäß einem
Ausführungsbeispiel der vorliegenden Erfindung als Einzel-Halbleiterchip hergestellt und enthält
einen Programmspeicher 65, der eine Kette von Befehlen für ein Programm
speichert. Dieser Speicher 65 ist durch einen Nurlese-Speicher (ROM) oder einen
Direktzugriffsspeicher (RAM) gebildet. Eine Adresse des Speichers 65, der einen
Befehl speichert, wird durch einen Programmzähler (PC) 60 über einen internen
Befehlsadressenbus 55 bestimmt und dann über einen internen Befehlsbus 50 zu
einer Befehlsdecodiereinheit 40 ausgelesen. Diese Busse 50 und 55 sind weiterhin
mit externen Befehlsadressen- und Befehlsbussen 56 und 51 über einen Bus-
Pufferspeicher 45 gekoppelt, um Befehle von einem extern vorgesehenen
Programmspeicher (nicht gezeigt) zu holen. Die Decodiereinheit 40 decodiert den so
zugeführten Befehl und erzeugt decodierte Informationen und führt sie über einen
Bus 41 einer Operationseinheit 10 zu. Die Operationseinheit 10 erzeugt so eine
Gruppe von Steuersignalen 101, um eine gewünschte Operation bezüglich
Operandendaten durchzuführen, die in einem Datenspeicher 15 oder einer peripheren
Einheit 20 gespeichert sind, durch Verwendung von internen
Operandenadressenund -datenbussen 30 und 35. Die Operationseinheit 10 führt weiterhin eine
erforderliche Operation an externen Operandendaten durch, die von einem Bus-
Pufferspeicher 25 und einem externen Operandenadressenbus 31 und einem
Datenbus 36 zugeführt werden. Die Befehlsdecodiereinheit 40 und die
Operationseinheit 10 arbeiten synchron zu einem Taktsignal CLK und bilden dadurch eine
zentrale Verarbeitungseinheit (CPU).
-
Der Mikrocomputer 1 enthält weiterhin eine Unterbrechungs-Steuereinheit 75.
Diese Einheit 75 empfängt eine Unterbrechungsanfrage von der peripheren Einheit 20
und gibt ein Unterbrechungs-Anfragesignal INTRQ zur Operationseinheit 10 aus.
Die Operationseinheit 10 bringt dann, wenn sie jene Anfrage annimmt, ein
Unterbrechungs-Bestätigungssignal INTAK zur Steuereinheit 75 zurück, so daß eine
vorbestimmte Vektoradresse von der Unterbrechungs-Steuereinheit 75 in den PC
60 gesetzt wird.
-
Der Mikrocomputer 1 enthält gemäß der vorliegenden Erfindung weiterhin einen
Befehlsspeicher 70. Dieser Speicher 70 ist aus einem Direktzugriffsspeicher (RAM)
gebildet und ist ein Speicherabbild eines vorbestimmten Adressenbereichs, der
unterschiedlich vom Programmspeicher 65 und vom extern vorgesehenen
Programmspeicher (nicht gezeigt) ist. Darüber hinaus wird gemäß der vorliegenden
Erfindung weiterhin die Schreiboperation von Befehlen in den Speicher 70
asynchron zum Betrieb der CPU durchgeführt, die die Operationseinheit 10 enthält.
Dafür sind eine Speichersteuereinheit 100, eine Gruppe von Befehlsregistern 95
und eine serielle Kommunikationseinheit 105 vorgesehen. Die
Speichersteuereinheit 100 antwortet auf Befehlsinformationen, die über einen Befehlsbus 10511 von
der Einheit 105 zugeführt werden, und schreibt Befehle, die temporär in den
Registern 95 gespeichert sind, durch die serielle Kommunikationseinheit 105 über einen
Datenbus 10512 in den Befehlsspeicher 70. Die serielle Kommunikationseinheit
105 hat vier Eingänge, die ein Eingang für einen seriellen Takt SCK, ein Eingang
für eine Modenbestimmung MCS, ein Eingang für serielle Daten SDI und ein
Eingang für ein serielles Rücksetzen SRR sind, und einen Ausgang, der ein Ausgang
für serielle Daten SDO ist.
-
Weiterhin sind im Mikrocomputer 1 gemäß der vorliegenden Erfindung ein
Adressenregister 90, ein Adressenkomparator 80 und eine Gruppe von Datenregistern
85 vorgesehen. Der Adressenkomparator vergleicht die vom PC 60 ausgegebene
Befehlsadresse mit einer im Register 90 temporär gespeicherten Adresse und gibt
eine Unterbrechungsanfrage zur Unterbrechungs-Steuerung 75 aus, wenn beide
Adressen miteinander übereinstimmen. Die im Register 90 gespeicherte Adresse
wird durch die serielle Kommunikationseinheit 105 geschrieben. Die Datenregister
85 sind mit den Operandenadressen- und -datenbussen 35 und 30 gekoppelt, so
daß die Operationseinheit 10 Daten, die für ihre internen Zustände repräsentativ
sind, in die Datenregister 85 durch Ausführen der geeigneten Befehle überträgt.
Die in den Registern 85 gespeicherten Daten werden durch die Steuereinheit 105
ausgelesen und dann seriell über die seriellen Ausgangsdaten SDO ausgegeben.
-
Wendet man sich der Fig. 2 zu, enthält die serielle Kommunikationseinheit 105 eine
Einheit 1052 zum Empfangen serieller Daten, eine Einheit 1053 zum Senden
serieller Daten und eine Ablauffolgesteuereinheit 1051. Die Ablauffolgesteuereinheit
1051 steuert Operationen der Einheiten 1052 und 1053 zum Empfangen bzw.
Senden serieller Daten sowie jene der Speichersteuereinheit 100 und der Register
85 und 95 in Antwort auf das Modenbestimmungssignal MCS und das serielle
Taktsignal SCK.
-
Im Betrieb greift der Programmzähler PC 60 auf den Programmspeicher 65 zu, um
jeden Befehl daraus auszulesen. Der so ausgelesene Befehl wird zur
Decodiereinheit 40 zugeführt, die wiederum die decodierten Informationen zur
Operationseinheit 10 zuführt. Somit führt die Operationseinheit 10 jeden im Programmspeicher
65 gespeicherten Befehl aus, wie es in Fig. 3A als Schritt 301 gezeigt ist. Jedesmal
wenn ein Befehl ausgeführt wird, überwacht die Operationseinheit 10 den Pegel
des Unterbrechungs-Anfragesignals INTRQ, um zu prüfen, ob eine
Unterbrechungsanfrage ausgegeben ist (Schritt 302). Wenn es nicht so ist, schaltet das
Verfahren weiter zum Schritt 301, um den nächsten Befehl auszuführen.
-
Andererseits arbeitet die serielle Kommunikationseinheit 105 gemäß dem in Fig.
3B gezeigten Flußdiagramm asynchron zur Operation der CPU, die die Einheit 10
enthält. Das bedeutet, daß die serielle Kommunikationseinheit 105 parallel zur
Programmausführung der CPU arbeitet, die die Operationseinheit 10 enthält.
Genauer gesagt informiert das Modenbestimmungssignal MCS die
Ablauffolgesteuereinheit 1051 über den seriellen Dateneingangsmodus, so daß die Einheit 1051
die Einheit 1052 zum Empfangen serieller Daten aktiviert, durch einen Gruppe von
Steuersignalen 10614, um serielle Daten zu empfangen, die synchron zum
seriellen Taktsignal SCK übertragen werden (Schritt 310). Die Einheit 1052 empfängt
somit die seriellen Daten SDI und wandelt sie in parallele Daten um. Die so
abgeleiteten parallelen Daten werden der Steuereinheit 1051 über einen Bus 10521
zugeführt. Das Modenbestimmungssignal MCS repräsentiert weiterhin die Bedeutung
jeweiliger paralleler Daten. Demgemäß wird die Unterbrechungsadresse in das
Adressenregister 90 gespeichert (Schritt 311), und eine Gruppe von Befehlen wird
in die Register 95 (Schritt 312) durch den Bus 10512 und Steuersignale 10513
gespeichert. Die Ablauffolgesteuereinheit 1051 empfängt dann einen Befehl, um die
Speichersteuereinheit 100 zu aktivieren. Als Ergebnis wird die
Speichersteuereinheit 100 aktiviert, um Befehle von den Registern 95 in den Befehlsspeicher 70 zu
schreiben (313).
-
Der Adressenkomparator 80 vergleicht die Adresse vom PC 60 mit der im
Adressenregister 90 gespeicherten Unterbrechungs-Adresse, so daß der Komparator 80
dann, wenn der PC 60 die Adresse ausgibt, die mit der Unterbrechungsadresse
übereinstimmt, eine Unterbrechungsanfrage zur Unterbrechungs-Steuereinheit 75
ausgibt. Die Einheit 75 erzeugt somit das Unterbrechungs-Anfragesignal INTRQ
und führt es der Operationseinheit 10 zu.
-
Im Schritt 302 in Fig. 3 ist die Antwort "ja" abgeleitet, so daß ein Schritt 303
ausgeführt wird, um den Inhalt des PC 60 in einen Stapelbereich (nicht gezeigt) zu
speichern. Die Operationseinheit bringt danach das Unterbrechungsbestätigungssignal
INTAK zur Unterbrechungs-Steuereinheit 75 zurück, so daß der
Unterbrechungsvektor in den PC 60 gesetzt wird (Schntt 304). Der Unterbrechungsvektor
entspricht der führenden Adresse des Adressenbereichs, der dem Befehlsspeicher 70
zugeordnet ist, so daß der im Speicher 70 gespeicherte Befehl daraus ausgelesen
wird und dann zum Befehlsdecodierer 40 zugeführt wird. Somit beginnt die CPU,
die die Operationseinheit 10 enthält, ein Ausführen der Befehle im Speicher 70
(Schritt 305). Bei der Ausführung einer Kette von im Speicher 70 gespeicherten
Befehlen werden die internen Zustände, wie beispielsweise Daten von allgemeinen
Registern (nicht gezeigt), die in der Operationseinheit 10 enthalten sind,
vorbestimmte Adressen des Datenspeichers 15 oder der peripheren Einheit 20, zu den
Datenregistern 85 übertragen. Der letzte der im Speicher 70 gespeicherten Befehle
ist ein Rücksprungbefehl, so daß der gespeicherte Inhalt zum PC 60
zurückgebracht wird (Schritt 306). Die CPU nimmt somit die Ausführung des
aufgeschobenen Programms wieder auf.
-
Andererseits wird die serielle Kommunikationseinheit 105 durch das
Modenbestimmungssignal MCS in den Modus für eine serielle Datenausgabe gebracht.
Demgemäß werden die in den Datenregistern 85 gespeicherten Daten mittels der
Einheit 1053 zum Senden serieller Daten seriell gesendet (Schritt 314).
-
Wie es oben beschrieben ist, können die internen Zustände des Mikrocomputers 1
während der Ausführung des im Programmspeicher 65 gespeicherten Programms
extern ausgelesen werden. Die Prüfung des Programms wird somit durch
Verwendung des Mikrocomputers selbst ausgeführt. Darüber hinaus kann die Kette von in
den Speicher 70 zu schreibenden Befehlen während der Programmausführung
ohne Störung des Betriebs der CPU, die die Operationseinheit 10 enthält, geändert
und modifiziert werden, so daß verschiedene interne Daten ausgelesen und
geprüft werden können. Weiterhin kann auch die Unterbrechungsadresse während
der Programmausführung geändert werden.
-
Obwohl es in Fig. 1 nicht gezeigt ist, wird allgemein ein Rücksetzsignal zum
Mikrocomputer 1 zugeführt, um ihn in einen Anfangszustand zu bringen. In diesem Fall
kann der PC mit einer Adresse entsprechend der führenden Adresse des dem
Befehlsspeicher 70 zugeordneten Adressenbereichs gesetzt werden. Auf den
Befehlsspeicher 70 würde dadurch ungeachtet dessen zugegriffen, daß er nicht mit
gewünschten Befehlen beschrieben ist, was in einem Betriebsfehler resultiert.
-
Zum Verhindern eines derartigen Betriebsfehlers ist weiterhin eine Riicksetzsignal-
Steuerschaltung 400 in einem Mikrocomputer 1' vorgesehen, wie es in Fig. 4 als
weiteres Ausführungsbeispiel der vorliegenden Erfindung gezeigt ist. Diese
Schaltung
400 empfängt ein externes Rücksetzsignal RST und erzeugt ein internes
Rücksetzsignal IRST unter der Steuerung von Steuersignalen C1 und C2, die von
der seriellen Kommunikationseinheit 105 zugeführt werden, wobei das interne
Rücksetzsignal IRST wiederum zur Decodiereinheit 40 und zur Operationseinheit
10 zugeführt wird. Die Schaltung 400 enthält ein UND-Gatter 401, zwei S-R-Flip-
Flop-Schaltungen 402 und 403 und ein ODER-Gatter 404, die verbunden sind, wie
es gezeigt ist. Es ist zu beachten, daß dieser Mikrocomputer 1' nicht mit dem
Adressenregister 90 und dem Komparator 80 ausgestattet ist, und statt dessen ein
externes Unterbrechungs-Anfragesignal EINT verwendet wird.
-
In einem Anfangszustand empfängt die serielle Kommunikationseinheit 105 einen
Rücksetzbefehl, so daß das Steuersignal C1 erzeugt wird, um die Flip-Flops 402
und 403 zu setzen. Demgemäß wird das interne Rücksetzsignal IRST auf den
aktiven hohen Pegel geändert, wie es in Fig. 5 gezeigt ist. Die CPU, die die
Operationseinheit 10 enthält, wird dadurch in einen Rücksetzzustand gebracht, um ihre
Operation zu stoppen. Es wird veranlaßt, daß das UND-Gatter 401 geschlossen
wird, um das externe Rücksetzsignal RST zu maskieren. Während des
Rücksetzzustandes der CPU arbeitet die serielle Kommunikationseinheit 105 gemäß dem in
Fig. 38 gezeigten Flußdiagramm, um gewünschte Befehle in die Register 90 und
95 zu setzen (wobei der Schritt 311 jedoch beim vorliegenden Ausführungsbeispiel
weggelassen ist), wobei die Befehle in den Registern danach durch die
Speichersteuereinheit 100 in den Befehlsspeicher 70 geschrieben werden. Die serielle
Kommunikationseinheit 105 empfängt dann einen Rücksetz-Lösebefehl zum
Erzeugen des Steuersignals C2. Das Flip-Flop 402 wird dadurch rückgesetzt, um das
UND-Gatter 401 rückzusetzen. Wenn das externe Rücksetzsignal RST danach
zugeführt wird, wird das interne Rücksetzsignal IRST auf den inaktiven niedrigen
Pegel geändert (siehe Fig. 5). Der CPU, die die Operationseinheit 10 enthält, wird
somit erlaubt, das im Speicher 65 gespeicherte Programm sowie die im Speicher
70 gespeicherten Befehle auszuführen.
-
Wenn das externe Unterbrechungs-Anfragesignal EINT während der
Programmausführung zur Unterbrechungs-Steuereinheit 75 zugeführt wird, schiebt die
CPU das Programm auf und führt dann die im Speicher 70 gespeicherten Befehle
aus.
-
Wie es hierin zuvor beschrieben ist, kann der Mikrocomputer gemäß der
vorliegenden Erfindung die Ausführung des Programms zu einer beliebigen Zeit aufschieben
und dann die internen Zustände auslesen. Darüber hinaus sind die auszulesenden
internen Zustände veränderbar und steuerbar.
-
Es ist offensichtlich, daß die vorliegende Erfindung nicht auf die obigen
Ausführungsbeispiele beschränkt ist, sondern geändert und modifiziert werden kann, ohne
vom Schutzumfang der Erfindung abzuweichen.