JPH05313915A - マイクロコンピュータ - Google Patents

マイクロコンピュータ

Info

Publication number
JPH05313915A
JPH05313915A JP4118654A JP11865492A JPH05313915A JP H05313915 A JPH05313915 A JP H05313915A JP 4118654 A JP4118654 A JP 4118654A JP 11865492 A JP11865492 A JP 11865492A JP H05313915 A JPH05313915 A JP H05313915A
Authority
JP
Japan
Prior art keywords
instruction
unit
output
input
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4118654A
Other languages
English (en)
Inventor
一悦 ▲桑▼原
Kazuyoshi Kuwabara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP4118654A priority Critical patent/JPH05313915A/ja
Priority to DE69317149T priority patent/DE69317149T2/de
Priority to EP93107746A priority patent/EP0569969B1/en
Publication of JPH05313915A publication Critical patent/JPH05313915A/ja
Priority to US08/405,918 priority patent/US5664199A/en
Pending legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)

Abstract

(57)【要約】 (修正有) 【目的】内蔵するメモリの命令内容を、プログラムを変
更することなく参照・修正する。 【構成】所定の特権割込み命令を含む命令を格納する命
令メモリ6、割込み発生信号102を出力する割込み発
生部8、独自のクロック信号に制御されて命令ユニット
1及び演算ユニット2とは独立して動作し外部とのデー
タ授受を行う入出力ユニット4、入出力ユニット4によ
る入出力データを保持し演算ユニット2との間のデータ
授受作用を行うとともに基準アドレス値105を割込み
発生部8に対して送出する入出力レジスタ3、並びに入
出力レジスタ3より出力されるデータを入出力ユニット
4による書込み制御信号104を介して命令メモリ6に
対する書込みを行うメモリ制御部5を備えており、特権
割込み時に実行される命令を命令メモリ6に書込む処理
を命令ユニット1および演算ユニット2とは無関係に実
行することができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はマイクロコンピュータに
関し、特に特殊な割り込みが発生した時にプログラムと
は別な命令を実行することができるマイクロコンピュー
タに関する。
【0002】
【従来の技術】従来のマイクロコンピュータの1例が図
2に示される。図2において、当該マイクロコンピュー
タは、命令のフェッチとフェッチされた命令のデコード
を行う命令ユニット1と、デコードされた命令に従い動
作する演算ユニット2と、フェッチする命令のアドレス
を示すプログラムカウンタ7と、このプログラムカウン
タ7により指示される特権割込みの命令メモリ6と、特
権割込み処理を行う割込み制御部9と、特権割込みを発
生させる割込み発生部8とにより構成されている。この
うち演算ユニット2は、本発明に関係が無いので、その
機能についての詳細な説明は省略する。本マイクロコン
ピュータには、外部からクロック101が供給されてお
り、このクロック101を基に動作が行われる。
【0003】次に動作について説明する。このマイクロ
コンピュータにおいては、フェッチする命令のアドレス
はプログラムカウンタ7から出力される。この命令アド
レスは、割込み発生部8に入力されるとともに、アドレ
スバス207を通じてマイクロコンピュータの外部にも
出力される。外部に出力されたアドレスに基づいて命令
がフェッチされ、データバス206を通して命令ユニッ
ト1に入力されてデコードされる。デコード後に演算ユ
ニット2にその情報が渡され、演算ユニット2において
所定の演算動作が実行される。
【0004】マイクロコンピュータには、その内部に命
令メモリ6が備えられているが、この命令メモリ6に格
納されている命令が実行されるのは、特権割込みが発生
した場合に限られている。特権割込みは、例えば次のよ
うに発生される。割込み発生部8には、予め比較用の基
準値105を演算ユニット2から書き込んでおく。この
割込み発生部8においては、この書き込まれた基準値1
05とプログラムカウンタ7から出力されるアドレスを
比較する。この比較結果が一致した場合には、その旨の
一致信号102を割込み制御部9に送る。割込み制御部
9においては、一致信号102を受け付けると特権割込
みとして処理し、制御信号103を命令ユニット1と演
算ユニット2に送る。これらの二つのユニットにおいて
は、それぞれ特権割込み処理を行い、さらに制御信号1
06を介して、プログラムカウンタ7に対し命令メモリ
6のアドレスを示すように指示する。プログラムカウン
タ6においては、制御信号106を受けて、その示すア
ドレスを命令メモリ6の先頭アドレスを示す値にする。
この後、命令ユニット1において割込み処理が終了する
と、順次命令メモリ6に格納されている命令がフェッチ
されて実行されていく。最終命令に割り込み解除の命令
を記述しておけば、割込みが解除されて元のプログラム
に戻る。
【0005】この命令メモリには、特権割込み時に実行
する命令をあらかじめ書き込んでおかなければならな
い。このために、演算ユニット2から所定のデータがこ
の命令メモリ6に書き込めるように、バス208とメモ
リ制御信号112が容易されている。命令メモリ6に書
き込まれるデータは、マイクロコンピュータにおいて、
その格納されているアドレスをアドレスバス207を通
して外部に出力し、データバス206を介してそのデー
タを入力しなければならない。外部より入力されたデー
タは、演算ユニット2により、バス208およびメモリ
制御信号112を介して命令メモリ6に格納されてい
く。この時この一連の動作を行うためのプログラムは、
予めこのマイクロコンピュータのプログラムの一部とし
て容易しておかなければならない。
【0006】この他、前述した方式と似た方式にマクロ
サービスと呼ばれるものがある。これは命令メモリに格
納される命令があらかじめ決められており、特殊な割込
みが発生した場合には決められた動作を行い、プログラ
ミングの手間を省こうとするものである。
【0007】
【発明が解決しようとする課題】上述した従来のマイク
ロコンピュータにおいては、特権割込み時に行う命令を
命令メモリ6に格納するための命令を、あらかじめプロ
グラムの中に記述しておかなければならない。このため
特権割込み時に処理する内容を変更するためには、マイ
クロコンピュータのプログラムの所定の動作を中断して
(例えばサブルーチンコール)、命令メモリ6に特権割
込み時の命令を再ロードしなければならない。これによ
り、実行中の処理を中断させたくないプログラムの場合
には、命令メモリ6に変更する命令を書き込むことがで
きなくなるという欠点がある。
【0008】またマクロサービス方式の場合には、これ
により書き込まれる命令が決められており、自由に変更
することができないという欠点がある。
【0009】
【課題を解決するための手段】本発明のマイクロコンピ
ュータは、所定の特権割込み命令を含む命令を格納する
命令メモリと、前記命令メモリ内のフェッチする命令の
アドレスを指示するプログラムカウンタと、前記プログ
ラムカウンタにより指示される命令メモリ内の命令をフ
ェッチし、フェッチされた命令をデコードして出力する
命令ユニットと、前記命令ユニットにより出力される命
令により、所定の演算処理を行う演算ユニットと、前記
プログラムカウンタより出力される命令のアドレスと所
定の基準アドレス値とを比較して、両者が一致する場合
に所定の割込み発生信号を生成して出力する割込み発生
部と、前記割込み発生信号を受けて、特権割込み処理用
の制御信号を出力し、前記命令ユニットおよび演算ユニ
ットに送出する割込み制御部と、独自のクロック信号に
より制御されて、前記命令ユニットおよび演算ユニット
とは独立して入出力データ授受の処理を行い、前記割込
み発生部に対する基準アドレス値を出力するとともに、
前記命令メモリに対する書込み制御作用を行うデータ入
出力処理手段と、を少なくとも備え、特権割込み時に実
行される命令を前記命令メモリに書込む処理を、前記デ
ータ入出力手段単独の処理により実行することができる
ことを特徴としている。
【0010】なお、前記データ入出力処理手段は、独自
のクロック信号に制御されて、前記命令ユニットおよび
演算ユニットとは独立して動作して外部とのデータ授受
を行う入出力ユニットと、前記入出力ユニットによる外
部との間の入出力データを保持し、前記演算ユニットと
の間のデータ授受作用を行うとともに、前記基準アドレ
ス値を前記割込み発生部に対して送出する入出力レジス
タと、前記入出力レジスタより出力されるデータを、前
記入出力ユニットによる書込み制御信号を介して、前記
命令メモリに対する書込みを行うメモリ制御部と、を備
えて構成してもよい。
【0011】
【実施例】次に、本発明について、図面を参照して説明
する。図1は本発明の一実施例を示すブロック図であ
る。従来技術の項目で説明した内容構成に、命令メモリ
6を制御するメモリ制御部5と命令ユニット1および演
算ユニット2とが独立に動作してデータの授受が行える
ように作用する入出力ユニット4と、さらにこの入出力
ユニット4と演算ユニット2の間に入りデータの受渡し
を行う入出力レジスタ3が追加されている。
【0012】命令メモリ6にデータを書き込むために
は、データを入出力ユニット4を通して外部から受け取
る必要がある。この入出力ユニット4には、マイクロコ
ンピュータと外部とのインタフェースとして次の入出力
信号がある。動作基準として入力される専用のテスト・
クロック107と、動作モードを制御するために入力さ
れるモード信号108と、入力データ109と、出力デ
ータ110と、テスト制御部をリセットするために入力
されるテスト・リセット信号111である。
【0013】ここで入出力ユニット4に外部から供給さ
れるテスト・クロック107は、マイクロコンピュータ
の命令ユニット1および演算ユニット2等が動作する時
の基準となるクロック101とは同じである必要はな
い。これにより命令ユニット1および演算ユニット2
と、入出力ユニット4とは独立に動作することが可能に
なる。この入出力ユニット4には、動作を指定するコマ
ンドと単なるデータとを入力することが可能である。こ
のコマンドの種類としては色々なものが考えられるが、
ここでは入出力ユニット4からアクセスする先を、命令
メモリ6か入出力レジスタ3あるいは割込み発生部8か
を選択するコマンドを考える。外部から入力されるモー
ド信号108は、入出力ユニットに入力された入力デー
タ109がコマンドか単なるデータかを指定する。また
コマンドによりデータを書き換える対象とする命令メモ
リ6を選択することもできる。
【0014】入出力ユニット4に入力データ109を入
力するには、まずモード信号108により入出力ユニッ
ト4をコマンド入力モードにする。この後、命令メモリ
6を選択するコマンドを入力データ109を介して入力
する。さらに、命令メモリ6のどのアドレスに入力デー
タをロードするかを決定するコマンドを発行して、メモ
リ制御部5と所定の命令メモリ6とを接続する。次にモ
ード信号108を交信してデータ入力モードにする。こ
の後、命令メモリ6に書き込みたい入力データ109を
外部より入力して、入出力ユニット4を介して入出力レ
ジスタ3に書き込む。書き込まれた入力データは、入出
力ユニット4において生成される制御信号104に従
い、メモリ制御部5により所定の命令メモリ6に書き込
まれる。なお、これらの動作については、命令ユニット
1と演算ユニット2の動作からの影響を受けることな
く、独立に動作させることができる。すなわち命令ユニ
ット1および演算ユニット2の動作中においても、命令
メモリ6内のデータを書き換えることができる。すなわ
ち命令ユニット1および演算ユニット2の動作中におい
ても、命令メモリ6内のデータを書き換えることができ
る。
【0015】特権割込みが発生した時に、命令メモリ6
に格納されている命令が実行されるのは、前述した図2
に示される従来例の場合と同じである。また発生させる
特権割込みを発生させるための機構は、図2の従来例の
場合とほぼ同じであるが、割込み発生部8に対して基準
値105を入力する時に、入出力ユニット4を介して入
出力レジスタ3からその入力を行う点で異なっている。
その方法としては前述のように、割り込み発生部8を選
択してデータを送ればよい。このあと特権割込みが発生
した場合に実行する命令を、命令メモリ6に前述した方
法で順に書き込む。
【0016】すべての準備が整ったならば、この後命令
ユニット1と演算ユニット2に対してプログラムの実行
を開始させる。プログラムの実行を開始させると、外部
メモリからデータバス206を通して所要の命令をフェ
ッチしてきて実行し、その命令アドレスが割込み発生部
8にセットされているアドレスと一致した場合には、そ
の旨の割込み発生信号102が割込み制御部9に出力さ
れる。割込み制御部9においては、この割込み発生信号
102を受け付けると、命令ユニット1と演算ユニット
2に対して割込み信号103を出力し、特権割込み処理
を行う。特権割込み処理を受け付けた命令ユニット1に
おいては、プログラムカウンタ7に対してプログラムカ
ウンタ制御信号106を出力し、命令メモリ6の先頭ア
ドレスを示すように指示する。この結果、命令メモリ6
に格納されている命令が実行される。この命令メモリ6
の最後に割込み解除命令を書き込んでおけば、また元の
プログラムが実行される。演算ユニット2においては、
割込みが受け付けられたときの演算の途中結果を格納す
るなどの処理が行われる。
【0017】プログラムを実行しているときに、特権割
込み処理中に行いたい命令を変更した場合には、前述の
手順でデータを書き換えれば良い。特権割込み処理中に
命令ユニット1と演算ユニット2に内蔵されているレジ
スタなどの内容を参照したい場合には、命令メモリ6の
中の指定されたレジスタのデータを、入出力レジスタ3
に転送する命令を記述しておけば良い。そうすると特権
割込みが発生した場合には、データが入出力レジスタ3
に転送される。転送されたデータは次のようにして読み
だす。まずモード信号108により入出力ユニット4を
コマンド入力モードにする。次にアクセスする先を入出
力レジスタ3にするコマンドを、入力データ信号109
を介して入力する。この後モード信号108によりデー
タ出力モードにして、当該データを出力すればよい。
【0018】
【発明の効果】上述したように本発明は、特権割込み時
に実行する命令を命令メモリに書き込む処理を、命令ユ
ニットと演算ユニット自身に行わせる必要がないので、
プログラム実行中の命令ユニットおよび演算ユニットの
処理作用を中断することなく、特権割込み時の処理内容
を変更することが可能になるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例を示すブロック図である。
【図2】従来例を示すブロック図である。
【符号の説明】
1 命令ユニット 2 演算ユニット 3 入出力レジスタ 4 入出力ユニット 5 メモリ制御部 6 命令メモリ 7 プログラムカウンタ 8 割り込み発生部 9 割り込み制御部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 所定の特権割込み命令を含む命令を格納
    する命令メモリと、前記命令メモリ内のフェッチする命
    令のアドレスを指示するプログラムカウンタと、 前記プログラムカウンタにより指示される命令メモリ内
    の命令をフェッチし、フェッチされた命令をデコードし
    て出力する命令ユニットと、 前記命令ユニットより出力される命令により、所定の演
    算処理を行う演算ユニットと、 前記プログラムカウンタより出力される命令のアドレス
    と所定の基準アドレス値とを比較して、両者が一致する
    場合に所定の割込み発生信号を生成して出力する割込み
    発生部と、 前記割込み発生信号を受けて、特権割込み処理用の制御
    信号を出力し、前記命令ユニットおよび演算ユニットに
    送出する割込み制御部と、独自のクロック信号により制
    御されて、前記命令ユニットおよび演算ユニットとは独
    立して入出力データ授受の処理を行い、前記割込み発生
    部に対する基準アドレス値を出力するとともに、前記命
    令メモリに対する書込み制御作用を行うデータ入出力処
    理手段と、 を少なくとも備え、特権割込み時に実行される命令を前
    記命令メモリに書込む処理を、前記データ入出力手段単
    独の処理により実行することができることを特徴とする
    マイクロコンピュータ。
  2. 【請求項2】 前記データ入出力処理手段が、 独自のクロック信号に制御されて、前記命令ユニットお
    よび演算ユニットとは独立して動作して外部とのデータ
    授受を行う入出力ユニットと、 前記入出力ユニットによる外部との間の入出力データを
    保持し、前記演算ユニットとの間のデータ授受作用を行
    うとともに、前記基準アドレス値を前記割込み発生部に
    対して送出する入出力レジスタと、 前記入出力レジスタより出力されるデータを、前記入出
    力ユニットによる書込み制御信号を介して、前記命令メ
    モリに対する書込みを行うメモリ制御部と、 を備える請求項1記載のマイクロコンピュータ。
JP4118654A 1992-05-12 1992-05-12 マイクロコンピュータ Pending JPH05313915A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP4118654A JPH05313915A (ja) 1992-05-12 1992-05-12 マイクロコンピュータ
DE69317149T DE69317149T2 (de) 1992-05-12 1993-05-12 Mikrocomputer mit Befehlsspeicher für Befehle zum Auslesen interner Bedingungen
EP93107746A EP0569969B1 (en) 1992-05-12 1993-05-12 Microcomputer having instruction memory storing instructions for reading out internal conditions
US08/405,918 US5664199A (en) 1992-05-12 1995-03-16 Microcomputer free from control of central processing unit (CPU) for receiving and writing instructions into memory independent of and during execution of CPU

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4118654A JPH05313915A (ja) 1992-05-12 1992-05-12 マイクロコンピュータ

Publications (1)

Publication Number Publication Date
JPH05313915A true JPH05313915A (ja) 1993-11-26

Family

ID=14741916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4118654A Pending JPH05313915A (ja) 1992-05-12 1992-05-12 マイクロコンピュータ

Country Status (1)

Country Link
JP (1) JPH05313915A (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01114940A (ja) * 1987-10-29 1989-05-08 Mitsubishi Electric Corp 信号処理装置
JPH01184545A (ja) * 1988-01-19 1989-07-24 Nec Corp マイクロプロセッサ
JPH02227729A (ja) * 1989-02-28 1990-09-10 Nec Corp 信号処理装置
JPH03214242A (ja) * 1990-01-19 1991-09-19 Nec Corp マイクロプロセッサ
JPH0436841A (ja) * 1990-05-31 1992-02-06 Victor Co Of Japan Ltd マイクロコンピュータ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01114940A (ja) * 1987-10-29 1989-05-08 Mitsubishi Electric Corp 信号処理装置
JPH01184545A (ja) * 1988-01-19 1989-07-24 Nec Corp マイクロプロセッサ
JPH02227729A (ja) * 1989-02-28 1990-09-10 Nec Corp 信号処理装置
JPH03214242A (ja) * 1990-01-19 1991-09-19 Nec Corp マイクロプロセッサ
JPH0436841A (ja) * 1990-05-31 1992-02-06 Victor Co Of Japan Ltd マイクロコンピュータ

Similar Documents

Publication Publication Date Title
JP2655615B2 (ja) 情報処理装置
JP3563768B2 (ja) Romプログラム変更装置
GB2231986A (en) Programmable logic controller including function block processor and bit processor
JPH05313915A (ja) マイクロコンピュータ
JPH05334459A (ja) マイクロコンピュータ
JPH04359323A (ja) マイクロコンピュータ
JPH0573296A (ja) マイクロコンピユータ
JPH0612253A (ja) マイクロコンピュータ
JPH04338825A (ja) 演算処理装置
JP3512989B2 (ja) プログラマブルコントローラ
JPH02199535A (ja) マイクロプログラム制御装置
JPH0256644A (ja) マイクロプロセッサ用デバッグ装置
JPS5835648A (ja) プログラム実行制御方式
JPH05233026A (ja) マイクロコンピュータ回路
JPS595931B2 (ja) 演算処理システムのアドレス停止方式
JPH1165829A (ja) アドレス変換回路
JPS6143347A (ja) ベクトル命令シミユレ−シヨン方法
JPH10307612A (ja) 複数のプロセッサを有するプログラマブルコントローラ
JPH0353348A (ja) マイクロプログラムのデバッグ方式
JPH0259829A (ja) マイクロコンピュータ
JPS5952348A (ja) マイクロプログラム制御装置
JPS62248043A (ja) マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路
JPH0683486A (ja) マイクロコンピュータ
JPH0481939A (ja) マイクロコンピュータの制御方式
JPH04355832A (ja) マイクロプログラム制御装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980714