JPH03214242A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH03214242A JPH03214242A JP2009676A JP967690A JPH03214242A JP H03214242 A JPH03214242 A JP H03214242A JP 2009676 A JP2009676 A JP 2009676A JP 967690 A JP967690 A JP 967690A JP H03214242 A JPH03214242 A JP H03214242A
- Authority
- JP
- Japan
- Prior art keywords
- data
- command
- register
- address
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 230000007704 transition Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 210000003127 knee Anatomy 0.000 description 3
- 240000002853 Nelumbo nucifera Species 0.000 description 2
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 2
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 2
- 206010028980 Neoplasm Diseases 0.000 description 2
- 201000011510 cancer Diseases 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 244000201986 Cassia tora Species 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 241000220317 Rosa Species 0.000 description 1
- 241000109329 Rosa xanthina Species 0.000 description 1
- 235000004789 Rosa xanthina Nutrition 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 102000053391 human F Human genes 0.000 description 1
- 108700031895 human F Proteins 0.000 description 1
- NCAIGTHBQTXTLR-UHFFFAOYSA-N phentermine hydrochloride Chemical compound [Cl-].CC(C)([NH3+])CC1=CC=CC=C1 NCAIGTHBQTXTLR-UHFFFAOYSA-N 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- CPYIZQLXMGRKSW-UHFFFAOYSA-N zinc;iron(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[Fe+3].[Fe+3].[Zn+2] CPYIZQLXMGRKSW-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプロセッサに関し、特にデバッグ機
能を内蔵したマイクロブロセ、ツサに関する。
能を内蔵したマイクロブロセ、ツサに関する。
従来のマイクロプロセッサでは、プログラムのテバッグ
を行うときに内部レジスタ群のデータを得ようとする場
合、マイクロプロセッサの割込み機能を利用して一時的
に制御を別のプログラムに移し、そのプログラムの実行
によって内部し/スタ群のデータを外部に出力していた
。
を行うときに内部レジスタ群のデータを得ようとする場
合、マイクロプロセッサの割込み機能を利用して一時的
に制御を別のプログラムに移し、そのプログラムの実行
によって内部し/スタ群のデータを外部に出力していた
。
第8図は従来のマイクロプロセッサの一例のブロック図
を示す。図で、2aはマイクロプロセッサメイン部、5
0は;すη込制御回路で、この回路50はトラップ要求
51、外部割込み要求52、内部割込み要求53の3つ
の割込み要求を受付ける。また、トラップアドレスレジ
スタ8は、トラップを起こすべきトラップアドレスをブ
ロクラム実行により設定しておき、比較器9は、マイク
ロプロセッサメイン部2aで生成され実効アドレスバス
13に出力される実効アドレスとトラップアドレス 色号51を出力する。割込み制御回路50はプロクラム
の実行を中断し、制御を別のプログラムに移して内部レ
ジスタ群のデータを外部に出力する。
を示す。図で、2aはマイクロプロセッサメイン部、5
0は;すη込制御回路で、この回路50はトラップ要求
51、外部割込み要求52、内部割込み要求53の3つ
の割込み要求を受付ける。また、トラップアドレスレジ
スタ8は、トラップを起こすべきトラップアドレスをブ
ロクラム実行により設定しておき、比較器9は、マイク
ロプロセッサメイン部2aで生成され実効アドレスバス
13に出力される実効アドレスとトラップアドレス 色号51を出力する。割込み制御回路50はプロクラム
の実行を中断し、制御を別のプログラムに移して内部レ
ジスタ群のデータを外部に出力する。
しかし、このようなマイクロプロセッサでは、1’9
7?Ifし/スタ4jγのデータを知るためにはプロク
ラムの実行を中11ノi Lなければならす、また、ユ
ーザーフログラムとして、トラ、ブアトレス設定のフロ
クラムと、内部レジスタ群のデータを出カスる割込み処
理ルーチンが必要である。
7?Ifし/スタ4jγのデータを知るためにはプロク
ラムの実行を中11ノi Lなければならす、また、ユ
ーザーフログラムとして、トラ、ブアトレス設定のフロ
クラムと、内部レジスタ群のデータを出カスる割込み処
理ルーチンが必要である。
」二連のようにマイクロブロセ,すのユーザーフログラ
ムをテハ,りするために、プロクラムの実行中の内部レ
ジスタ群のデータを知るには、ユーザーフログラムとし
てトラップアドレス設定とデータjーtーj力のための
プロクラムが必要であり、ニー→ノーフログラムを友更
しなければならない。
ムをテハ,りするために、プロクラムの実行中の内部レ
ジスタ群のデータを知るには、ユーザーフログラムとし
てトラップアドレス設定とデータjーtーj力のための
プロクラムが必要であり、ニー→ノーフログラムを友更
しなければならない。
また、マイクロプロセッサが外部機器の実時間制御を行
うプロクラムのテバノグを行う場合、前述のマイクロプ
ロセッサでは実行を中断して内部レジスタ群のテ〜りを
出力するため、実際の実行時とは動作状態が大幅に異な
ってしまうという問題がある。
うプロクラムのテバノグを行う場合、前述のマイクロプ
ロセッサでは実行を中断して内部レジスタ群のテ〜りを
出力するため、実際の実行時とは動作状態が大幅に異な
ってしまうという問題がある。
本発明の1]的は、ニー→ノ゛−プロクラムを変更せず
に、そのプロクラムの実行中にそのプロクラムとは独立
なコマンドを用いてトラップアドレスの設定を行い、か
つユーザープログラムの実行の実時間性をほとんど損な
わすに内部レジスタ群のデータを出力できるようにした
マイクロブロモ4ハザを提供することにある。
に、そのプロクラムの実行中にそのプロクラムとは独立
なコマンドを用いてトラップアドレスの設定を行い、か
つユーザープログラムの実行の実時間性をほとんど損な
わすに内部レジスタ群のデータを出力できるようにした
マイクロブロモ4ハザを提供することにある。
本発明のマイクロプロセッサの構成は、内部データを一
時保持する内部レジスタ群と、外部からシリアルコマン
ドを入力すると共に前記内部レジスタ群のデータをシリ
アルデータとして出力する外部31.:子と、この外部
端子から与えられるシリアルコマンドをパラレルコマン
ドに変換スるシリアル・パラレル変換器と、前記パラレ
ルコマンドを解析するコマンド・パラメータ解析部と、
このコマンド・パラメータ解析部によって設定されるト
ラップアドレスを保持するトラ、プアドレスレシスタと
、このトラップアドレスレジスタに設定されたアドレス
とマイクロプロセッサ内部で生成される実効アドレスと
を比較する比較器と、この比較器の比較結果に従って前
記内部レジスタ群のデータを外部に出力するレジスタ出
力制御回路と、このレジスタ出力制御回路によって出力
される前記内部レジスタ群のパラレルデータをシリアル
データに変換1〜て前記外部端子に出力するパラレル・
ンリアル変換器とを有することを特徴とする。
時保持する内部レジスタ群と、外部からシリアルコマン
ドを入力すると共に前記内部レジスタ群のデータをシリ
アルデータとして出力する外部31.:子と、この外部
端子から与えられるシリアルコマンドをパラレルコマン
ドに変換スるシリアル・パラレル変換器と、前記パラレ
ルコマンドを解析するコマンド・パラメータ解析部と、
このコマンド・パラメータ解析部によって設定されるト
ラップアドレスを保持するトラ、プアドレスレシスタと
、このトラップアドレスレジスタに設定されたアドレス
とマイクロプロセッサ内部で生成される実効アドレスと
を比較する比較器と、この比較器の比較結果に従って前
記内部レジスタ群のデータを外部に出力するレジスタ出
力制御回路と、このレジスタ出力制御回路によって出力
される前記内部レジスタ群のパラレルデータをシリアル
データに変換1〜て前記外部端子に出力するパラレル・
ンリアル変換器とを有することを特徴とする。
本発明において、l・ラップアドレスマスクデータを保
持するトラップアドレスマスクレジスタが、コマンド・
パラメータ解析部と比較器との間に挿入され、この比較
器はそのトラップアドレスマスクデータがある114に
アドレス比較を行うものとすることができる。
持するトラップアドレスマスクレジスタが、コマンド・
パラメータ解析部と比較器との間に挿入され、この比較
器はそのトラップアドレスマスクデータがある114に
アドレス比較を行うものとすることができる。
本発明の構成によれは、ニー゛リープログラムを変更せ
ずに、そのプロクラムの実行中にそのプロクラムとは独
立なコマンドを用いてトラップアドレス 行の実時間性をほとんど損なわずに内部レジスタ群のデ
ータを出力することにより、そのデータを用いて効率の
よいプロクラムのテバ,りを行うことができる。
ずに、そのプロクラムの実行中にそのプロクラムとは独
立なコマンドを用いてトラップアドレス 行の実時間性をほとんど損なわずに内部レジスタ群のデ
ータを出力することにより、そのデータを用いて効率の
よいプロクラムのテバ,りを行うことができる。
次に、本発明を図面により詳細に説明する。
第1図は本発明の一実施例のフロック図である。
図中、1は内部レンスタモニタレシスタ群4と、パラシ
リ(パラレル・シリアル)変換器5と、シリパラ変]ニ
θ器6と、コマンド・パラメータ解析部7、!:、トラ
、ブア)レスレジスタ8と、比11ツ器9と、し/スタ
出力制御部10とを含むスナッフ:’ :q 71・部
、2は内部フマンF群3を含むマイク「Jフ1コセ、−
11117部で、二りらでマイクロプロセノ→ノ゛を1
:、+、7成l成子−る。C0M7/DATA線25は
スナソフ73ノド部1と外部回路とのコマンド。
リ(パラレル・シリアル)変換器5と、シリパラ変]ニ
θ器6と、コマンド・パラメータ解析部7、!:、トラ
、ブア)レスレジスタ8と、比11ツ器9と、し/スタ
出力制御部10とを含むスナッフ:’ :q 71・部
、2は内部フマンF群3を含むマイク「Jフ1コセ、−
11117部で、二りらでマイクロプロセノ→ノ゛を1
:、+、7成l成子−る。C0M7/DATA線25は
スナソフ73ノド部1と外部回路とのコマンド。
・データをやりとりする唯一のインタフェース線となる
。シリパラ(/リアル・パラレル)変換器6はCOM、
、/D A T A線25へ外部回路から与えラレるシ
リアルコマンドをパラレルコマンドへ変換シ、パラレル
コマンドハス17へ出力スル。
。シリパラ(/リアル・パラレル)変換器6はCOM、
、/D A T A線25へ外部回路から与えラレるシ
リアルコマンドをパラレルコマンドへ変換シ、パラレル
コマンドハス17へ出力スル。
m2図は′dr 1図のCOM/DATA線25に与え
られるコマンド信号のタイミンク図を示す。COM /
D A T A線25はプルアップ抵抗R2によって
通常はハイレヘルに保たれている。クロック信壮23は
、COM/DATA線25にコマンドを人力する外部回
路は、このクロック信5i23と同]す1して動1′1
1〜てし・る。コマンド信吋の先頭は、スフ−i・アテ
ン/、ンヒット32てあり、1クロ、り間ローレヘルに
なる。13°2<]ヒ、)・はコマ/1・′ヒ、)33
であり、こハが1ならばこのコマンド信写がトラップア
ドレス ことを、0ならばトラップギャンセルコマンドであるこ
とを示す。その後の16ビツトはトラソファドレステー
タヒット34である。コマンド信号の最後の1ビ,トは
ストップビy l・3 5であり、1クロ、7りの間口
−レベルになる。
られるコマンド信号のタイミンク図を示す。COM /
D A T A線25はプルアップ抵抗R2によって
通常はハイレヘルに保たれている。クロック信壮23は
、COM/DATA線25にコマンドを人力する外部回
路は、このクロック信5i23と同]す1して動1′1
1〜てし・る。コマンド信吋の先頭は、スフ−i・アテ
ン/、ンヒット32てあり、1クロ、り間ローレヘルに
なる。13°2<]ヒ、)・はコマ/1・′ヒ、)33
であり、こハが1ならばこのコマンド信写がトラップア
ドレス ことを、0ならばトラップギャンセルコマンドであるこ
とを示す。その後の16ビツトはトラソファドレステー
タヒット34である。コマンド信号の最後の1ビ,トは
ストップビy l・3 5であり、1クロ、7りの間口
−レベルになる。
コマン1、゛.パラメータfW uj F’A+ 7で
はパラレルコマンドハス17のデータを入力し解析する
。フマント入カイ不一フルイ1−ぢ11がlてあれは解
triを行L・、コマンド人力イネ−フル信号11が0
てあれは解v1を行わない。この解析の結果、トラノフ
アドレス設定要求コマンドであれは、トラップアドレス
転送バス18にトラップアドレスを出力し、トう,ブア
ドレスレジスタ8へそのデータを設定する。また、条イ
′1一致イ不ーフル信号12が1を出力し、比軸iV;
9からの条件一致信弼21を有効トスる。この比較器
9はトラ、プアトレスバス20−にのトう,ブアトレス
と、マイクロプロセッ→ノ゛メイン部2て生成され実効
アドレスバス13に東ってくる実効アドレスの比較を行
い、その結果致すれは条件一致信号2Jを1とし、一致
しなければ条件一致信υ−21に0を出力する。
はパラレルコマンドハス17のデータを入力し解析する
。フマント入カイ不一フルイ1−ぢ11がlてあれは解
triを行L・、コマンド人力イネ−フル信号11が0
てあれは解v1を行わない。この解析の結果、トラノフ
アドレス設定要求コマンドであれは、トラップアドレス
転送バス18にトラップアドレスを出力し、トう,ブア
ドレスレジスタ8へそのデータを設定する。また、条イ
′1一致イ不ーフル信号12が1を出力し、比軸iV;
9からの条件一致信弼21を有効トスる。この比較器
9はトラ、プアトレスバス20−にのトう,ブアトレス
と、マイクロプロセッ→ノ゛メイン部2て生成され実効
アドレスバス13に東ってくる実効アドレスの比較を行
い、その結果致すれは条件一致信号2Jを1とし、一致
しなければ条件一致信υ−21に0を出力する。
一方、コマンドがトラップキャンセルフマントてあれば
、条件一致イネーフル信号12が0を出力し、比較;!
>、9からの条件一致G−i−i21を無効と一tも。
、条件一致イネーフル信号12が0を出力し、比較;!
>、9からの条件一致G−i−i21を無効と一tも。
し、ス17 1.’力制御部10は、条(’l一致イ不
一)・レイに;−312か1、力・つ条f11一致f1
ー1号21かIであTLハ、内部し′ンスタ七ニタレン
スタ群4のデータの出力制御を内部レジスタモニタレジ
スタ群4に;、t して行う。この内部レジスタモニタ
レジスタ1)r・1は内部レジスタ1:γ3..!:全
く同し構成であり、内部データハス16、コマンド゛バ
ス28、アドレスバス:l 9と1車結されている。こ
の内部データバス1Gからのデータが内部レノスタ4(
C3に書込まれるときは、同11、5に内部レンスタモ
ニタレシスタ群11にも同しデータが書込まれている。
一)・レイに;−312か1、力・つ条f11一致f1
ー1号21かIであTLハ、内部し′ンスタ七ニタレン
スタ群4のデータの出力制御を内部レジスタモニタレジ
スタ群4に;、t して行う。この内部レジスタモニタ
レジスタ1)r・1は内部レジスタ1:γ3..!:全
く同し構成であり、内部データハス16、コマンド゛バ
ス28、アドレスバス:l 9と1車結されている。こ
の内部データバス1Gからのデータが内部レノスタ4(
C3に書込まれるときは、同11、5に内部レンスタモ
ニタレシスタ群11にも同しデータが書込まれている。
一方、内部データハ7司6からのり−1・は内部レジス
タ群3かものみ行われ、スナ,ブンヨット部1の状態に
かかわらず昂たずに実行できる。
タ群3かものみ行われ、スナ,ブンヨット部1の状態に
かかわらず昂たずに実行できる。
ここで内?1:レノスタモニタレシスタ!rr!1の出
力の夕・イミノジを第5図を用いー(説明する。このは
1は、条件一致信シ321の1がレジスタ出力制御部1
0に人力してから内部レジスタモニタレジスタ(:C4
ノデータの出力が終了する7とてのタイミンク分示し
Cいる。23はクロ、り出カイ1ンυである。
力の夕・イミノジを第5図を用いー(説明する。このは
1は、条件一致信シ321の1がレジスタ出力制御部1
0に人力してから内部レジスタモニタレジスタ(:C4
ノデータの出力が終了する7とてのタイミンク分示し
Cいる。23はクロ、り出カイ1ンυである。
コマンド入カイネーフル侶シ311が1、条件一致イネ
ーブル悟−写12が1、条件一致信号21が0、レンス
タ書込ツノ許珂(E3’ ”’i I 5が1の状態で
、実行アドレスとトラ、ブアトレスが一致し、条件一致
信ダ21が1となったとき、レジスタ出力制御部1 0
はコマン)・入カイ子ーフル!Lr号IIに0をtJJ
力し、ニー7す・i・・パラメータf“I11′析部7
がC(Thi/DATAλ呆25の信号をI’I+1’
析しな(・ようにする。
ーブル悟−写12が1、条件一致信号21が0、レンス
タ書込ツノ許珂(E3’ ”’i I 5が1の状態で
、実行アドレスとトラ、ブアトレスが一致し、条件一致
信ダ21が1となったとき、レジスタ出力制御部1 0
はコマン)・入カイ子ーフル!Lr号IIに0をtJJ
力し、ニー7す・i・・パラメータf“I11′析部7
がC(Thi/DATAλ呆25の信号をI’I+1’
析しな(・ようにする。
このとき、マイクロブロセ、ザメイン部2かうLノスタ
書込みのリクエストがあって、レジスタ見込み要求信号
14がlとなり、内部データバヌI6にデータか111
力されてし・れば、レンZり出丈(1゜ILi卸71;
I Oはレソスタマ1(、込み四求イ1.写14のO
となるのを悄つ。このレノスフ書込み安求侶号14か0
となったところで、レノスフ出力制御部IOはし/スフ
書込み+j’l’ ”]’ fV:1−ラ)5を0とし
、内部レン・スフlil’ :3−\の:4昌悉みを某
庄−する。また、レノスフ出力制御部lOはレンスクデ
ータ出力要求<(”4号22に1を(11力し、内部レ
ノスタモニタレ/スタ!Fr lIのラーータをレノス
フデータバス19に出力する。このレシスタデータの出
力か終了した後、し7、スタ出力制(計部10は、コマ
ンド人カイ不−フル色号11を1.1/ノスタ11(込
みへ’l’+l侶号を1、レシスタデータ、11)力要
求(j’A−”シ22をOとして出力し、レジスタデー
タ出力前の状態に戻る。
書込みのリクエストがあって、レジスタ見込み要求信号
14がlとなり、内部データバヌI6にデータか111
力されてし・れば、レンZり出丈(1゜ILi卸71;
I Oはレソスタマ1(、込み四求イ1.写14のO
となるのを悄つ。このレノスフ書込み安求侶号14か0
となったところで、レノスフ出力制御部IOはし/スフ
書込み+j’l’ ”]’ fV:1−ラ)5を0とし
、内部レン・スフlil’ :3−\の:4昌悉みを某
庄−する。また、レノスフ出力制御部lOはレンスクデ
ータ出力要求<(”4号22に1を(11力し、内部レ
ノスタモニタレ/スタ!Fr lIのラーータをレノス
フデータバス19に出力する。このレシスタデータの出
力か終了した後、し7、スタ出力制(計部10は、コマ
ンド人カイ不−フル色号11を1.1/ノスタ11(込
みへ’l’+l侶号を1、レシスタデータ、11)力要
求(j’A−”シ22をOとして出力し、レジスタデー
タ出力前の状態に戻る。
パラプリ変換器5は、レノスフデータバス19に与えら
れるレジスタデータをシリアルデータに変換し、COへ
4/D!〜TA線25に出力する。
れるレジスタデータをシリアルデータに変換し、COへ
4/D!〜TA線25に出力する。
第3図は、このCOM/DATA線25の与えられろレ
ンスタデータ信号の波形図を示す。クロック出刃先の回
路はこのりo7り信号23と同期して動作している。レ
ジスタデータ信号の先頭のスタードアテン/インビット
32は、1クロツクの聞ローレベルになる。続<+6ヒ
、トは内部し/スタモ=クレシスタIrr4 ル/スタ
(0)(RD)の内容ヒツト36てあり、その後の16
ビツトはレノスフ(1)(R1)の内容ヒツト37であ
る。さらに続けてし/スフ(15)(R15)までの内
部し/スタモニタレンスタ!:γのデータがn:力され
る。
ンスタデータ信号の波形図を示す。クロック出刃先の回
路はこのりo7り信号23と同期して動作している。レ
ジスタデータ信号の先頭のスタードアテン/インビット
32は、1クロツクの聞ローレベルになる。続<+6ヒ
、トは内部し/スタモ=クレシスタIrr4 ル/スタ
(0)(RD)の内容ヒツト36てあり、その後の16
ビツトはレノスフ(1)(R1)の内容ヒツト37であ
る。さらに続けてし/スフ(15)(R15)までの内
部し/スタモニタレンスタ!:γのデータがn:力され
る。
レノスフRI5の内容ヒ、1・38の後のlヒツトはス
1.フヒ2,1・35てあり、■クロックの間ローレヘ
ル(こなり、データ中云送ザイクルは終了する。
1.フヒ2,1・35てあり、■クロックの間ローレヘ
ル(こなり、データ中云送ザイクルは終了する。
次に、第4図と第1表とを用いてスナ、フシ:17ト部
1を中心とした状態遷移を説明する。
1を中心とした状態遷移を説明する。
第・1図はフェースA〜Dの状態遷移を示す状態遷移図
、第1表はその状態遷移の入カ、出カの対応表である。
、第1表はその状態遷移の入カ、出カの対応表である。
第
表
ます、マイクロブロセ、ザかリセットされると(状態4
1または48)、コマンド設定フェースl\の状態とな
る。この状態ては、コマンド・パラメータ解析部7は条
件一致イ不−フル信号12に0を出力する6また、出力
制御部10はコマンド人力イネ−フル(WJjllに1
を出力しており、COM/D八TA線へ5に入る信号は
コマンド信号と県なされ、コマン)・・パラメータ解析
部7で解v1される。この解析の結果コマンドがトラッ
プアドレス要求コマンドであれは、トラップアドレスを
トラソプアトレスレンスタ8へ設定し、その後、条f+
一致モニタフェースCに移行する(42)。
1または48)、コマンド設定フェースl\の状態とな
る。この状態ては、コマンド・パラメータ解析部7は条
件一致イ不−フル信号12に0を出力する6また、出力
制御部10はコマンド人力イネ−フル(WJjllに1
を出力しており、COM/D八TA線へ5に入る信号は
コマンド信号と県なされ、コマン)・・パラメータ解析
部7で解v1される。この解析の結果コマンドがトラッ
プアドレス要求コマンドであれは、トラップアドレスを
トラソプアトレスレンスタ8へ設定し、その後、条f+
一致モニタフェースCに移行する(42)。
この状態42ては、条件一致イネーブル信号12かIを
出力する。この状態では、コマンド信号の人力と、トラ
ップアドレスと実tjアドレスの比較かn■能である。
出力する。この状態では、コマンド信号の人力と、トラ
ップアドレスと実tjアドレスの比較かn■能である。
一方、トラップキャンセルコマンドか入力される状態1
15になると、モニタキャンセルフェース13に移行す
る。この状fルでは、条件一致イ不−フルイ1モルシ1
2にOか出力され、1りびコマンド設定フェースへに戻
る(状F2IQ45)。
15になると、モニタキャンセルフェース13に移行す
る。この状fルでは、条件一致イ不−フルイ1モルシ1
2にOか出力され、1りびコマンド設定フェースへに戻
る(状F2IQ45)。
条件一致モニタフェースCてトラップキャンセルコマン
ドか入力される状態46になると、条件一致イ不−フル
信号12に0が出力され、再びコマンド設定フェースA
に移行する(状態44)。
ドか入力される状態46になると、条件一致イ不−フル
信号12に0が出力され、再びコマンド設定フェースA
に移行する(状態44)。
二の条件一致モニタフェースCて条件一致信弓21が1
となれは、内部レシスタテータ出カフエースDに移行し
く状態47)、出力制御部IOはコマンド人カイネーフ
ル信シシ用lにOを出力し、内部し/スタモニタレ/ス
タI:’r 11のデータを出力する。
となれは、内部レシスタテータ出カフエースDに移行し
く状態47)、出力制御部IOはコマンド人カイネーフ
ル信シシ用lにOを出力し、内部し/スタモニタレ/ス
タI:’r 11のデータを出力する。
各−−りの出力終了後(仄態143)、コマンド入力イ
不一フルイ1゛1υ11に1か出力され、条イ′1一致
モニタフェースCに)、−ぐる。
不一フルイ1゛1υ11に1か出力され、条イ′1一致
モニタフェースCに)、−ぐる。
’:(己61.121は(\発明の第2の実施例のフロ
ック図であり、本実電(4・11は、#!1図に対して
コマンド・バラa −、ニア ]眸11.li部7 a
と比1殴器94L、どの間に、トう、ブア[・レスマス
クレ/スタ26が設けられ、ぞのテータφ−送ハス27
て接わ“、された点のみイ41違している。第7[゛イ
1は第6図てCOM/DATA線25に一5″えられる
コマンド信号のタイミンク図を示す。コマンド” (、
’ji号の先方1のスタートアテンノヨンヒソト32は
、lクロックの間ローレベルニする。続くlビットはコ
マントヒ、 ) 33である。
ック図であり、本実電(4・11は、#!1図に対して
コマンド・バラa −、ニア ]眸11.li部7 a
と比1殴器94L、どの間に、トう、ブア[・レスマス
クレ/スタ26が設けられ、ぞのテータφ−送ハス27
て接わ“、された点のみイ41違している。第7[゛イ
1は第6図てCOM/DATA線25に一5″えられる
コマンド信号のタイミンク図を示す。コマンド” (、
’ji号の先方1のスタートアテンノヨンヒソト32は
、lクロックの間ローレベルニする。続くlビットはコ
マントヒ、 ) 33である。
次の16ヒ、トはl・ラップアトレスデータヒツト3・
1て、その後の16ヒ、トはトラップアドレスマスクデ
ータヒソ)・39て、それぞれのヒ2.(・かトう、ブ
アトレステータの各ヒツトに対応している。コマントイ
1″1号の最後の1ヒ、!・はスト7フヒ5,1・:3
5てあり、1クロ、りの間ローレヘ/Lになる。
1て、その後の16ヒ、トはトラップアドレスマスクデ
ータヒソ)・39て、それぞれのヒ2.(・かトう、ブ
アトレステータの各ヒツトに対応している。コマントイ
1″1号の最後の1ヒ、!・はスト7フヒ5,1・:3
5てあり、1クロ、りの間ローレヘ/Lになる。
コマンド・パラメータIQ’(m 部7 aではパラレ
ルレフマンlハス17のデータを人力し解析する。この
解イ)1の結果、I・う、プアトレス設定要求コマンド
てあれは、トラップアI・レス転送ハス18にトラノフ
アトレスヲ出力し、トラップアドレスレジスタ8へその
データを設定する。また、トラッファトレスマスクテー
タ転送ハス27にトラップアトレスマスクテータを出力
し、トランブアトレスマスクレンスタ26にそのデータ
を設定する。さらに、条件一致イ不−フル信」12に1
を出力し、比較i!:v 9 aからの条(71一致信
シじ21を有効とする。
ルレフマンlハス17のデータを人力し解析する。この
解イ)1の結果、I・う、プアトレス設定要求コマンド
てあれは、トラップアI・レス転送ハス18にトラノフ
アトレスヲ出力し、トラップアドレスレジスタ8へその
データを設定する。また、トラッファトレスマスクテー
タ転送ハス27にトラップアトレスマスクテータを出力
し、トランブアトレスマスクレンスタ26にそのデータ
を設定する。さらに、条件一致イ不−フル信」12に1
を出力し、比較i!:v 9 aからの条(71一致信
シじ21を有効とする。
この比較’A’j 9は、トラップアドレスバス20」
−のトラップアドレス 部2て生成され、実効アドレスバス13に乗ってくる実
効アドレスとの比・咬をtううが、このとき。
−のトラップアドレス 部2て生成され、実効アドレスバス13に乗ってくる実
効アドレスとの比・咬をtううが、このとき。
トラ、2ブアトレスマスクテータの1のビットに対応す
るアドレスだけを比較し、0のヒツトに対応するアドレ
スは無視する。その結果一致すれは条件一致1’ilj
+ ’;j 2 1を1とし、一致しなけれは条件−致
(+二丁.−じ21(こ0を10カする。
るアドレスだけを比較し、0のヒツトに対応するアドレ
スは無視する。その結果一致すれは条件一致1’ilj
+ ’;j 2 1を1とし、一致しなけれは条件−致
(+二丁.−じ21(こ0を10カする。
方、コマントカトラ,フキャンセルコマン1−であれは
、条1′Iー救イ不ーフル信吋12に0を出力し、比較
j!:’T 9 aからの条イ!1一致信号21を無効
とする。
、条1′Iー救イ不ーフル信吋12に0を出力し、比較
j!:’T 9 aからの条イ!1一致信号21を無効
とする。
これ以外の点については、9′Slの実施例と同じてあ
り、第3図〜第5図,第1表の説明も同して、らろ。
り、第3図〜第5図,第1表の説明も同して、らろ。
二発明の効果〕
L:L士.;!.:明したよ一″)に、木ざと明のマイ
クロッ[ゴーヒ,・→1は、ニー“;−ブロク千ムイぐ
変更せずに、そのプロ)rンムの夫(−3中にそのブロ
ア′ノラムとは独立なコマン1を用いてトう7,プ7ト
レスの設定を?う、・、かつニーづーブロクラムの実す
の実時間性をほとんど損なわすに内部レンスタ群のデー
タを出力することにより、そのデータを用い−〔効率の
よいプ!コクラドのテハ,りをt〕うことがてきるとい
う効果かあるつ ・1
クロッ[ゴーヒ,・→1は、ニー“;−ブロク千ムイぐ
変更せずに、そのプロ)rンムの夫(−3中にそのブロ
ア′ノラムとは独立なコマン1を用いてトう7,プ7ト
レスの設定を?う、・、かつニーづーブロクラムの実す
の実時間性をほとんど損なわすに内部レンスタ群のデー
タを出力することにより、そのデータを用い−〔効率の
よいプ!コクラドのテハ,りをt〕うことがてきるとい
う効果かあるつ ・1
a目図,第6図は本発明の第1および第2の実施例のフ
ロ、り図、第2図,第7図は第1区,第6図においてC
OM/DA′rA線25に外部カラ9えられるコマンド
信号のタイミンク図、第3図は第1図てCOM/J)A
TA線25に出力されるレンスタデータ出力fLがじ−
のタイミング図、第4図は第1 131のスナ,ブノヨ
,1・部1の動作を示す状TIQ 5移図、第5図は第
1図のレンスク出力制御部IOに条f4一致イ1;シじ
21の1が入力してから内部1、1a スナップンヨ
,1・部、2 2aマイクロフロセ,ザメイン部、3
・・内部レノス5り群、41カ部レンスタモニタレン
スタ群、5 バラ/り変1!;% :!:j、G
/リパラ変換1(S、7 、 7 a フマンi
・バラ2ノータI’i’(tJi部、8l−→7プアト
レスレシスタ、9 、 9 a 比較2:乞10
レノスタ出力制?ffi 部、11 コマンド
、入カイ不一フル(i””+号、12 条件一致イ不
一フルfli、−弓、13 実効アトレスノ・ス、1
4し、スフ書込み要求色ダ、15 ・ レジスタ書込み
二′1可信υ、16−・内部データバス、17パラレル
コマソトハス、18 ・トラップアドレスΦ云jl
Ω・ス、19 レジスタデータバス、201う、プア
トレフ、ハス、21 ・条件一致(a写、22 レノ
スタテータ出υ要求((A 吋、23り口、り出カイ1
漫3.25− COM/ D A T、A稈、 26
−−− l・う7ブアトレスマスクレ217トう,ブア
lし一スマスクテータ転送バス、28・ コマンドハス
、29 ・アト゛レスハス、;32 スタードア
テン/・、ソビット、33コマンj・1こ7,]、34
トラッブアトレステータヒット、35 ・ スト、
プヒ2,ト、36 レンスタ(0)の内容ヒツト、
37 ・レジスタ(1)の内容ヒ,,1・、38・
レジスタ05)の内容ヒツト、;39 トラノブアト
レスマスクテータヒ。 1、4 1 電i%’jオン、42 トう、7プ
アトレス設定、4;3 アトレステ〜り出力終了、4
4トう,ブキャンセル終了、45・ ・トラッフギャン
セル、46 ・ トラ、プギャンセル、47レソスタテ
ータ出力、48 ・ リセ,1・、50i!)l込:
l+U御回路、5 1 − − ;l;17込要求、5
2・外部割込み要求、53・ 内部割込み要求。
ロ、り図、第2図,第7図は第1区,第6図においてC
OM/DA′rA線25に外部カラ9えられるコマンド
信号のタイミンク図、第3図は第1図てCOM/J)A
TA線25に出力されるレンスタデータ出力fLがじ−
のタイミング図、第4図は第1 131のスナ,ブノヨ
,1・部1の動作を示す状TIQ 5移図、第5図は第
1図のレンスク出力制御部IOに条f4一致イ1;シじ
21の1が入力してから内部1、1a スナップンヨ
,1・部、2 2aマイクロフロセ,ザメイン部、3
・・内部レノス5り群、41カ部レンスタモニタレン
スタ群、5 バラ/り変1!;% :!:j、G
/リパラ変換1(S、7 、 7 a フマンi
・バラ2ノータI’i’(tJi部、8l−→7プアト
レスレシスタ、9 、 9 a 比較2:乞10
レノスタ出力制?ffi 部、11 コマンド
、入カイ不一フル(i””+号、12 条件一致イ不
一フルfli、−弓、13 実効アトレスノ・ス、1
4し、スフ書込み要求色ダ、15 ・ レジスタ書込み
二′1可信υ、16−・内部データバス、17パラレル
コマソトハス、18 ・トラップアドレスΦ云jl
Ω・ス、19 レジスタデータバス、201う、プア
トレフ、ハス、21 ・条件一致(a写、22 レノ
スタテータ出υ要求((A 吋、23り口、り出カイ1
漫3.25− COM/ D A T、A稈、 26
−−− l・う7ブアトレスマスクレ217トう,ブア
lし一スマスクテータ転送バス、28・ コマンドハス
、29 ・アト゛レスハス、;32 スタードア
テン/・、ソビット、33コマンj・1こ7,]、34
トラッブアトレステータヒット、35 ・ スト、
プヒ2,ト、36 レンスタ(0)の内容ヒツト、
37 ・レジスタ(1)の内容ヒ,,1・、38・
レジスタ05)の内容ヒツト、;39 トラノブアト
レスマスクテータヒ。 1、4 1 電i%’jオン、42 トう、7プ
アトレス設定、4;3 アトレステ〜り出力終了、4
4トう,ブキャンセル終了、45・ ・トラッフギャン
セル、46 ・ トラ、プギャンセル、47レソスタテ
ータ出力、48 ・ リセ,1・、50i!)l込:
l+U御回路、5 1 − − ;l;17込要求、5
2・外部割込み要求、53・ 内部割込み要求。
Claims (2)
- (1)内部データを一時保持する内部レジスタ群と、外
部からシリアルコマンドを入力すると共に前記内部レジ
スタ群のデータをシリアルデータとして出力する外部端
子と、この外部端子から与えられるシリアルコマンドを
パラレルコマンドに変換するシリアル・パラレル変換器
と、前記パラレルコマンドを解析するコマンド・パラメ
ータ解析部と、このコマンド・パラメータ解析部によっ
て設定されるトラップアドレスを保持するトラップアド
レスレジスタと、このトラップアドレスレジスタに設定
されたアドレスとマイクロプロセッサ内部で生成される
実効アドレスとを比較する比較器と、この比較器の比較
結果に従って前記内部レジスタ群のデータを外部に出力
するレジスタ出力制御回路と、このレジスタ出力制御回
路によって出力される前記内部レジスタ群のパラレルデ
ータをシリアルデータに変換して前記外部端子に出力す
るパラレル・シリアル変換器とを有することを特徴とす
るマイクロプロセッサ。 - (2)トラップアドレスマスクデータを保持するトラッ
プアドレスマスクレジスタが、コマンド・パラメータ解
析部と比較器との間に挿入され、この比較器はそのトラ
ップアドレスマスクデータがある時にアドレス比較を行
うものである請求項1記載のマイクロプロセッサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009676A JPH03214242A (ja) | 1990-01-19 | 1990-01-19 | マイクロプロセッサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009676A JPH03214242A (ja) | 1990-01-19 | 1990-01-19 | マイクロプロセッサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03214242A true JPH03214242A (ja) | 1991-09-19 |
Family
ID=11726816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009676A Pending JPH03214242A (ja) | 1990-01-19 | 1990-01-19 | マイクロプロセッサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03214242A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05313915A (ja) * | 1992-05-12 | 1993-11-26 | Nec Ic Microcomput Syst Ltd | マイクロコンピュータ |
JP2009037574A (ja) * | 2007-08-04 | 2009-02-19 | Ricoh Co Ltd | 半導体集積回路 |
-
1990
- 1990-01-19 JP JP2009676A patent/JPH03214242A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05313915A (ja) * | 1992-05-12 | 1993-11-26 | Nec Ic Microcomput Syst Ltd | マイクロコンピュータ |
JP2009037574A (ja) * | 2007-08-04 | 2009-02-19 | Ricoh Co Ltd | 半導体集積回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6598178B1 (en) | Peripheral breakpoint signaler | |
US7263572B2 (en) | Bus bridge and data transfer method | |
WO2016127835A1 (zh) | 单片机及其在线编程的方法 | |
JP5185289B2 (ja) | 内容終了型dma | |
NO321931B1 (no) | Mikroprosesseringsenhet som har programm±rbare ventetilstander | |
US20210133065A1 (en) | Processor with debug pipeline | |
US20190271740A1 (en) | Non-intrusive on-chip debugger with remote protocol support | |
JPH03214242A (ja) | マイクロプロセッサ | |
JP3216996B2 (ja) | 二重系電子連動装置 | |
CN100397351C (zh) | 计算机系统的除错装置及方法 | |
US20080133838A1 (en) | Data processing device | |
JPH08171504A (ja) | エミュレ−ション装置 | |
US20050216791A1 (en) | System and method for accessing to PCI bus data via a debug card | |
JPS5831458A (ja) | アドレスマツチ装置 | |
JPH04171542A (ja) | デバッグ機能内蔵マイクロプロセッサ | |
JP3209191B2 (ja) | エミュレーティング装置および方法 | |
JP2002163126A (ja) | デバッグ用cpuに内蔵のイベント検出回路、イベント検出方法および外部周辺回路 | |
JPS6295644A (ja) | マイクロプロセッサ用プログラムデバッグ装置 | |
TW432277B (en) | Pre-boot debugging device and method of computer system | |
JPH06348543A (ja) | 入出力シミュレータとの接続方法 | |
JP4554311B2 (ja) | データ処理装置 | |
SU1425685A1 (ru) | Устройство дл отладки программ | |
JP2002215421A (ja) | デバッグ装置およびデバッグ装置のブレーク方法 | |
JP2002251296A (ja) | デバッグ方式 | |
JPH02133844A (ja) | メモリ診断方式 |