JPH03214242A - マイクロプロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロプロセッサに関し、特にデバッグ機
能を内蔵したマイクロブロセ、ツサに関する。

〔従来の技術〕

従来のマイクロプロセッサでは、プログラムのテバッグ
を行うときに内部レジスタ群のデータを得ようとする場
合、マイクロプロセッサの割込み機能を利用して一時的
に制御を別のプログラムに移し、そのプログラムの実行
によって内部し／スタ群のデータを外部に出力していた
。

第８図は従来のマイクロプロセッサの一例のブロック図
を示す。図で、２ａはマイクロプロセッサメイン部、５
０は；すη込制御回路で、この回路５０はトラップ要求
５１、外部割込み要求５２、内部割込み要求５３の３つ
の割込み要求を受付ける。また、トラップアドレスレジ
スタ８は、トラップを起こすべきトラップアドレスをブ
ロクラム実行により設定しておき、比較器９は、マイク
ロプロセッサメイン部２ａで生成され実効アドレスバス
１３に出力される実効アドレスとトラップアドレス 色号５１を出力する。割込み制御回路５０はプロクラム
の実行を中断し、制御を別のプログラムに移して内部レ
ジスタ群のデータを外部に出力する。

しかし、このようなマイクロプロセッサでは、１’９　
７？Ｉｆし／スタ４ｊγのデータを知るためにはプロク
ラムの実行を中１１ノｉ　Ｌなければならす、また、ユ
ーザーフログラムとして、トラ、ブアトレス設定のフロ
クラムと、内部レジスタ群のデータを出カスる割込み処
理ルーチンが必要である。

〔発明か解決しようとする課題〕

」二連のようにマイクロブロセ，すのユーザーフログラ
ムをテハ，りするために、プロクラムの実行中の内部レ
ジスタ群のデータを知るには、ユーザーフログラムとし
てトラップアドレス設定とデータｊーｔーｊ力のための
プロクラムが必要であり、ニー→ノーフログラムを友更
しなければならない。

また、マイクロプロセッサが外部機器の実時間制御を行
うプロクラムのテバノグを行う場合、前述のマイクロプ
ロセッサでは実行を中断して内部レジスタ群のテ〜りを
出力するため、実際の実行時とは動作状態が大幅に異な
ってしまうという問題がある。

本発明の１］的は、ニー→ノ゛−プロクラムを変更せず
に、そのプロクラムの実行中にそのプロクラムとは独立
なコマンドを用いてトラップアドレスの設定を行い、か
つユーザープログラムの実行の実時間性をほとんど損な
わすに内部レジスタ群のデータを出力できるようにした
マイクロブロモ４ハザを提供することにある。

〔課題を解決するための手段〕

本発明のマイクロプロセッサの構成は、内部データを一
時保持する内部レジスタ群と、外部からシリアルコマン
ドを入力すると共に前記内部レジスタ群のデータをシリ
アルデータとして出力する外部３１．：子と、この外部
端子から与えられるシリアルコマンドをパラレルコマン
ドに変換スるシリアル・パラレル変換器と、前記パラレ
ルコマンドを解析するコマンド・パラメータ解析部と、
このコマンド・パラメータ解析部によって設定されるト
ラップアドレスを保持するトラ、プアドレスレシスタと
、このトラップアドレスレジスタに設定されたアドレス
とマイクロプロセッサ内部で生成される実効アドレスと
を比較する比較器と、この比較器の比較結果に従って前
記内部レジスタ群のデータを外部に出力するレジスタ出
力制御回路と、このレジスタ出力制御回路によって出力
される前記内部レジスタ群のパラレルデータをシリアル
データに変換１〜て前記外部端子に出力するパラレル・
ンリアル変換器とを有することを特徴とする。

本発明において、ｌ・ラップアドレスマスクデータを保
持するトラップアドレスマスクレジスタが、コマンド・
パラメータ解析部と比較器との間に挿入され、この比較
器はそのトラップアドレスマスクデータがある１１４に
アドレス比較を行うものとすることができる。

〔作用〕

本発明の構成によれは、ニー゛リープログラムを変更せ
ずに、そのプロクラムの実行中にそのプロクラムとは独
立なコマンドを用いてトラップアドレス 行の実時間性をほとんど損なわずに内部レジスタ群のデ
ータを出力することにより、そのデータを用いて効率の
よいプロクラムのテバ，りを行うことができる。

〔実Ｍｊ例〕

次に、本発明を図面により詳細に説明する。

第１図は本発明の一実施例のフロック図である。

図中、１は内部レンスタモニタレシスタ群４と、パラシ
リ（パラレル・シリアル）変換器５と、シリパラ変］ニ
θ器６と、コマンド・パラメータ解析部７、！：、トラ
、ブア）レスレジスタ８と、比１１ツ器９と、し／スタ
出力制御部１０とを含むスナッフ：’　：ｑ　７１・部
、２は内部フマンＦ群３を含むマイク「Ｊフ１コセ、−
１１１１７部で、二りらでマイクロプロセノ→ノ゛を１
：、＋、７成ｌ成子−る。Ｃ０Ｍ７／ＤＡＴＡ線２５は
スナソフ７３ノド部１と外部回路とのコマンド。

・データをやりとりする唯一のインタフェース線となる
。シリパラ（／リアル・パラレル）変換器６はＣＯＭ、
、／Ｄ　Ａ　Ｔ　Ａ線２５へ外部回路から与えラレるシ
リアルコマンドをパラレルコマンドへ変換シ、パラレル
コマンドハス１７へ出力スル。

ｍ２図は′ｄｒ　１図のＣＯＭ／ＤＡＴＡ線２５に与え
られるコマンド信号のタイミンク図を示す。ＣＯＭ　／
　Ｄ　Ａ　Ｔ　Ａ線２５はプルアップ抵抗Ｒ２によって
通常はハイレヘルに保たれている。クロック信壮２３は
、ＣＯＭ／ＤＡＴＡ線２５にコマンドを人力する外部回
路は、このクロック信５ｉ２３と同］す１して動１′１
１〜てし・る。コマンド信吋の先頭は、スフ−ｉ・アテ
ン／、ンヒット３２てあり、１クロ、り間ローレヘルに
なる。１３°２＜］ヒ、）・はコマ／１・′ヒ、）３３
であり、こハが１ならばこのコマンド信写がトラップア
ドレス ことを、０ならばトラップギャンセルコマンドであるこ
とを示す。その後の１６ビツトはトラソファドレステー
タヒット３４である。コマンド信号の最後の１ビ，トは
ストップビｙ　ｌ・３　５であり、１クロ、７りの間口
−レベルになる。

コマン１、゛．パラメータｆＷ　ｕｊ　Ｆ’Ａ＋　７で
はパラレルコマンドハス１７のデータを入力し解析する
。フマント入カイ不一フルイ１−ぢ１１がｌてあれは解
ｔｒｉを行Ｌ・、コマンド人力イネ−フル信号１１が０
てあれは解ｖ１を行わない。この解析の結果、トラノフ
アドレス設定要求コマンドであれは、トラップアドレス
転送バス１８にトラップアドレスを出力し、トう，ブア
ドレスレジスタ８へそのデータを設定する。また、条イ
′１一致イ不ーフル信号１２が１を出力し、比軸ｉＶ；
　９からの条件一致信弼２１を有効トスる。この比較器
９はトラ、プアトレスバス２０−にのトう，ブアトレス
と、マイクロプロセッ→ノ゛メイン部２て生成され実効
アドレスバス１３に東ってくる実効アドレスの比較を行
い、その結果致すれは条件一致信号２Ｊを１とし、一致
しなければ条件一致信υ−２１に０を出力する。

一方、コマンドがトラップキャンセルフマントてあれば
、条件一致イネーフル信号１２が０を出力し、比較；！
＞、９からの条件一致Ｇ−ｉ−ｉ２１を無効と一ｔも。

し、ス１７　１．’力制御部１０は、条（’ｌ一致イ不
一）・レイに；−３１２か１、力・つ条ｆ１１一致ｆ１
ー１号２１かＩであＴＬハ、内部し′ンスタ七ニタレン
スタ群４のデータの出力制御を内部レジスタモニタレジ
スタ群４に；、ｔ　して行う。この内部レジスタモニタ
レジスタ１）ｒ・１は内部レジスタ１：γ３．．！：全
く同し構成であり、内部データハス１６、コマンド゛バ
ス２８、アドレスバス：ｌ　９と１車結されている。こ
の内部データバス１Ｇからのデータが内部レノスタ４（
Ｃ３に書込まれるときは、同１１、５に内部レンスタモ
ニタレシスタ群１１にも同しデータが書込まれている。

一方、内部データハ７司６からのり−１・は内部レジス
タ群３かものみ行われ、スナ，ブンヨット部１の状態に
かかわらず昂たずに実行できる。

ここで内？１：レノスタモニタレシスタ！ｒｒ！１の出
力の夕・イミノジを第５図を用いー（説明する。このは
１は、条件一致信シ３２１の１がレジスタ出力制御部１
０に人力してから内部レジスタモニタレジスタ（：Ｃ４
　ノデータの出力が終了する７とてのタイミンク分示し
Ｃいる。２３はクロ、り出カイ１ンυである。

コマンド入カイネーフル侶シ３１１が１、条件一致イネ
ーブル悟−写１２が１、条件一致信号２１が０、レンス
タ書込ツノ許珂（Ｅ３’　”’ｉ　Ｉ　５が１の状態で
、実行アドレスとトラ、ブアトレスが一致し、条件一致
信ダ２１が１となったとき、レジスタ出力制御部１　０
はコマン）・入カイ子ーフル！Ｌｒ号ＩＩに０をｔＪＪ
力し、ニー７す・ｉ・・パラメータｆ“Ｉ１１′析部７
がＣ（Ｔｈｉ／ＤＡＴＡλ呆２５の信号をＩ’Ｉ＋１’
析しな（・ようにする。

このとき、マイクロブロセ、ザメイン部２かうＬノスタ
書込みのリクエストがあって、レジスタ見込み要求信号
１４がｌとなり、内部データバヌＩ６にデータか１１１
力されてし・れば、レンＺり出丈（１゜ＩＬｉ卸７１；
　Ｉ　Ｏはレソスタマ１（、込み四求イ１．写１４のＯ
となるのを悄つ。このレノスフ書込み安求侶号１４か０
となったところで、レノスフ出力制御部ＩＯはし／スフ
書込み＋ｊ’ｌ’　”］’　ｆＶ：１−ラ）５を０とし
、内部レン・スフｌｉｌ’　：３−＼の：４昌悉みを某
庄−する。また、レノスフ出力制御部ｌＯはレンスクデ
ータ出力要求＜（”４号２２に１を（１１力し、内部レ
ノスタモニタレ／スタ！Ｆｒ　ｌＩのラーータをレノス
フデータバス１９に出力する。このレシスタデータの出
力か終了した後、し７、スタ出力制（計部１０は、コマ
ンド人カイ不−フル色号１１を１．１／ノスタ１１（込
みへ’ｌ’＋ｌ侶号を１、レシスタデータ、１１）力要
求（ｊ’Ａ−”シ２２をＯとして出力し、レジスタデー
タ出力前の状態に戻る。

パラプリ変換器５は、レノスフデータバス１９に与えら
れるレジスタデータをシリアルデータに変換し、ＣＯへ
４／Ｄ！〜ＴＡ線２５に出力する。

第３図は、このＣＯＭ／ＤＡＴＡ線２５の与えられろレ
ンスタデータ信号の波形図を示す。クロック出刃先の回
路はこのりｏ７り信号２３と同期して動作している。レ
ジスタデータ信号の先頭のスタードアテン／インビット
３２は、１クロツクの聞ローレベルになる。続＜＋６ヒ
、トは内部し／スタモ＝クレシスタＩｒｒ４　ル／スタ
（０）（ＲＤ）の内容ヒツト３６てあり、その後の１６
ビツトはレノスフ（１）（Ｒ１）の内容ヒツト３７であ
る。さらに続けてし／スフ（１５）（Ｒ１５）までの内
部し／スタモニタレンスタ！：γのデータがｎ：力され
る。

レノスフＲＩ５の内容ヒ、１・３８の後のｌヒツトはス
１．フヒ２，１・３５てあり、■クロックの間ローレヘ
ル（こなり、データ中云送ザイクルは終了する。

次に、第４図と第１表とを用いてスナ、フシ：１７ト部
１を中心とした状態遷移を説明する。

第・１図はフェースＡ〜Ｄの状態遷移を示す状態遷移図
、第１表はその状態遷移の入カ、出カの対応表である。

第 表 ます、マイクロブロセ、ザかリセットされると（状態４
１または４８）、コマンド設定フェースｌ＼の状態とな
る。この状態ては、コマンド・パラメータ解析部７は条
件一致イ不−フル信号１２に０を出力する６また、出力
制御部１０はコマンド人力イネ−フル（ＷＪｊｌｌに１
を出力しており、ＣＯＭ／Ｄ八ＴＡ線へ５に入る信号は
コマンド信号と県なされ、コマン）・・パラメータ解析
部７で解ｖ１される。この解析の結果コマンドがトラッ
プアドレス要求コマンドであれは、トラップアドレスを
トラソプアトレスレンスタ８へ設定し、その後、条ｆ＋
一致モニタフェースＣに移行する（４２）。

この状態４２ては、条件一致イネーブル信号１２かＩを
出力する。この状態では、コマンド信号の人力と、トラ
ップアドレスと実ｔｊアドレスの比較かｎ■能である。

一方、トラップキャンセルコマンドか入力される状態１
１５になると、モニタキャンセルフェース１３に移行す
る。この状ｆルでは、条件一致イ不−フルイ１モルシ１
２にＯか出力され、１りびコマンド設定フェースへに戻
る（状Ｆ２ＩＱ４５）。

条件一致モニタフェースＣてトラップキャンセルコマン
ドか入力される状態４６になると、条件一致イ不−フル
信号１２に０が出力され、再びコマンド設定フェースＡ
に移行する（状態４４）。

二の条件一致モニタフェースＣて条件一致信弓２１が１
となれは、内部レシスタテータ出カフエースＤに移行し
く状態４７）、出力制御部ＩＯはコマンド人カイネーフ
ル信シシ用ｌにＯを出力し、内部し／スタモニタレ／ス
タＩ：’ｒ　１１のデータを出力する。

各−−りの出力終了後（仄態１４３）、コマンド入力イ
不一フルイ１゛１υ１１に１か出力され、条イ′１一致
モニタフェースＣに）、−ぐる。

’：（己６１．１２１は（＼発明の第２の実施例のフロ
ック図であり、本実電（４・１１は、＃！１図に対して
コマンド・バラａ　−、ニア　］眸１１．ｌｉ部７　ａ
と比１殴器９４Ｌ、どの間に、トう、ブア［・レスマス
クレ／スタ２６が設けられ、ぞのテータφ−送ハス２７
て接わ“、された点のみイ４１違している。第７［゛イ
１は第６図てＣＯＭ／ＤＡＴＡ線２５に一５″えられる
コマンド信号のタイミンク図を示す。コマンド”　（、
’ｊｉ号の先方１のスタートアテンノヨンヒソト３２は
、ｌクロックの間ローレベルニする。続くｌビットはコ
マントヒ、　）　３３である。

次の１６ヒ、トはｌ・ラップアトレスデータヒツト３・
１て、その後の１６ヒ、トはトラップアドレスマスクデ
ータヒソ）・３９て、それぞれのヒ２．（・かトう、ブ
アトレステータの各ヒツトに対応している。コマントイ
１″１号の最後の１ヒ、！・はスト７フヒ５，１・：３
５てあり、１クロ、りの間ローレヘ／Ｌになる。

コマンド・パラメータＩＱ’（ｍ　部７　ａではパラレ
ルレフマンｌハス１７のデータを人力し解析する。この
解イ）１の結果、Ｉ・う、プアトレス設定要求コマンド
てあれは、トラップアＩ・レス転送ハス１８にトラノフ
アトレスヲ出力し、トラップアドレスレジスタ８へその
データを設定する。また、トラッファトレスマスクテー
タ転送ハス２７にトラップアトレスマスクテータを出力
し、トランブアトレスマスクレンスタ２６にそのデータ
を設定する。さらに、条件一致イ不−フル信」１２に１
を出力し、比較ｉ！：ｖ　９　ａからの条（７１一致信
シじ２１を有効とする。

この比較’Ａ’ｊ　９は、トラップアドレスバス２０」
−のトラップアドレス 部２て生成され、実効アドレスバス１３に乗ってくる実
効アドレスとの比・咬をｔううが、このとき。

トラ、２ブアトレスマスクテータの１のビットに対応す
るアドレスだけを比較し、０のヒツトに対応するアドレ
スは無視する。その結果一致すれは条件一致１’ｉｌｊ
＋　’；ｊ　２　１を１とし、一致しなけれは条件−致
（＋二丁．−じ２１（こ０を１０カする。

方、コマントカトラ，フキャンセルコマン１−であれは
、条１′Ｉー救イ不ーフル信吋１２に０を出力し、比較
ｊ！：’Ｔ　９　ａからの条イ！１一致信号２１を無効
とする。

これ以外の点については、９′Ｓｌの実施例と同じてあ
り、第３図〜第５図，第１表の説明も同して、らろ。

二発明の効果〕 Ｌ：Ｌ士．；！．：明したよ一″）に、木ざと明のマイ
クロッ［ゴーヒ，・→１は、ニー“；−ブロク千ムイぐ
変更せずに、そのプロ）ｒンムの夫（−３中にそのブロ
ア′ノラムとは独立なコマン１を用いてトう７，プ７ト
レスの設定を？う、・、かつニーづーブロクラムの実す
の実時間性をほとんど損なわすに内部レンスタ群のデー
タを出力することにより、そのデータを用い−〔効率の
よいプ！コクラドのテハ，りをｔ〕うことがてきるとい
う効果かあるつ ・１

【図面の簡単な説明】

ａ目図，第６図は本発明の第１および第２の実施例のフ
ロ、り図、第２図，第７図は第１区，第６図においてＣ
ＯＭ／ＤＡ′ｒＡ線２５に外部カラ９えられるコマンド
信号のタイミンク図、第３図は第１図てＣＯＭ／Ｊ）Ａ
ＴＡ線２５に出力されるレンスタデータ出力ｆＬがじ−
のタイミング図、第４図は第１　１３１のスナ，ブノヨ
，１・部１の動作を示す状ＴＩＱ　５移図、第５図は第
１図のレンスク出力制御部ＩＯに条ｆ４一致イ１；シじ
２１の１が入力してから内部１、１ａ　　スナップンヨ
，１・部、２　　２ａマイクロフロセ，ザメイン部、３
　・・内部レノス５り群、４１カ部レンスタモニタレン
スタ群、５　　バラ／り変１！；％　：！：ｊ、Ｇ　　
／リパラ変換１（Ｓ、７　、　　７　ａ　　　フマンｉ
・バラ２ノータＩ’ｉ’（ｔＪｉ部、８ｌ−→７プアト
レスレシスタ、９　、　９　ａ　　　比較２：乞１０　
　　レノスタ出力制？ｆｆｉ　部、１１　　　コマンド
、入カイ不一フル（ｉ””＋号、１２　　条件一致イ不
一フルｆｌｉ、−弓、１３　　実効アトレスノ・ス、１
４し、スフ書込み要求色ダ、１５　・　レジスタ書込み
二′１可信υ、１６−・内部データバス、１７パラレル
コマソトハス、１８　　　・トラップアドレスΦ云ｊｌ
Ω・ス、１９　　レジスタデータバス、２０１う、プア
トレフ、ハス、２１　・条件一致（ａ写、２２　　レノ
スタテータ出υ要求（（Ａ　吋、２３り口、り出カイ１
漫３．２５−　ＣＯＭ／　Ｄ　Ａ　Ｔ、Ａ稈、　　２６
−−−　ｌ・う７ブアトレスマスクレ２１７トう，ブア
ｌし一スマスクテータ転送バス、２８・　コマンドハス
、２９　　　・アト゛レスハス、；３２　　スタードア
テン／・、ソビット、３３コマンｊ・１こ７，］、３４
　　トラッブアトレステータヒット、３５　・　スト、
プヒ２，ト、３６　　　レンスタ（０）の内容ヒツト、
３７　・レジスタ（１）の内容ヒ，，１・、３８・　　
レジスタ０５）の内容ヒツト、；３９　　トラノブアト
レスマスクテータヒ。 １、４　１　　　電ｉ％’ｊオン、４２　　トう、７プ
アトレス設定、４；３　　アトレステ〜り出力終了、４
４トう，ブキャンセル終了、４５・　・トラッフギャン
セル、４６　・　トラ、プギャンセル、４７レソスタテ
ータ出力、４８　　・　リセ，１・、５０ｉ！）ｌ込：
ｌ＋Ｕ御回路、５　１　−　−　；ｌ；１７込要求、５
２・外部割込み要求、５３・　内部割込み要求。

Claims (2)

【特許請求の範囲】
1. （１）内部データを一時保持する内部レジスタ群と、外
   部からシリアルコマンドを入力すると共に前記内部レジ
   スタ群のデータをシリアルデータとして出力する外部端
   子と、この外部端子から与えられるシリアルコマンドを
   パラレルコマンドに変換するシリアル・パラレル変換器
   と、前記パラレルコマンドを解析するコマンド・パラメ
   ータ解析部と、このコマンド・パラメータ解析部によっ
   て設定されるトラップアドレスを保持するトラップアド
   レスレジスタと、このトラップアドレスレジスタに設定
   されたアドレスとマイクロプロセッサ内部で生成される
   実効アドレスとを比較する比較器と、この比較器の比較
   結果に従って前記内部レジスタ群のデータを外部に出力
   するレジスタ出力制御回路と、このレジスタ出力制御回
   路によって出力される前記内部レジスタ群のパラレルデ
   ータをシリアルデータに変換して前記外部端子に出力す
   るパラレル・シリアル変換器とを有することを特徴とす
   るマイクロプロセッサ。
2. （２）トラップアドレスマスクデータを保持するトラッ
   プアドレスマスクレジスタが、コマンド・パラメータ解
   析部と比較器との間に挿入され、この比較器はそのトラ
   ップアドレスマスクデータがある時にアドレス比較を行
   うものである請求項１記載のマイクロプロセッサ。