CN100397351C - 计算机系统的除错装置及方法 - Google Patents

计算机系统的除错装置及方法 Download PDF

Info

Publication number
CN100397351C
CN100397351C CNB200510101004XA CN200510101004A CN100397351C CN 100397351 C CN100397351 C CN 100397351C CN B200510101004X A CNB200510101004X A CN B200510101004XA CN 200510101004 A CN200510101004 A CN 200510101004A CN 100397351 C CN100397351 C CN 100397351C
Authority
CN
China
Prior art keywords
unit
computer system
latch
basic
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB200510101004XA
Other languages
English (en)
Other versions
CN1963770A (zh
Inventor
李�杰
方晓松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitac Computer Shunde Ltd
Shunda Computer Factory Co Ltd
Original Assignee
Mitac Computer Shunde Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitac Computer Shunde Ltd filed Critical Mitac Computer Shunde Ltd
Priority to CNB200510101004XA priority Critical patent/CN100397351C/zh
Publication of CN1963770A publication Critical patent/CN1963770A/zh
Application granted granted Critical
Publication of CN100397351C publication Critical patent/CN100397351C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

本发明涉及计算机系统的除错装置及方法，该装置包括：可编程逻辑电路及选择控制单元和显示单元。该选择控制单元与计算机系统的南桥模块相连，且选择控制单元具与基本输入/输出单元相同的基本输入/输出信息。该可编程逻辑电路包括：命令锁存单元，与少针脚型接口总线相连；锁存使能信号提供单元，与命令锁存单元相连；若干锁存单元，分别与锁存使能信号提供单元相接；显示驱动单元，与若干锁存单元相接。该方法包括如下步骤：命令锁存单元锁存少针脚型接口总线发送的命令；锁存使能信号提供单元发出相应的锁存使能信号；各锁存单元分类锁存少针脚型接口总线相关数据；显示驱动单元将锁存的相关数据进行译码；显示单元显示译码后的数据。

Description

计算机系统的除错装置及方法
技朮领域
本发明涉及一种除错装置，特别涉及一种透过支持PCI-Express的计算机系统的少针脚型接口(Low Pin Count，简称LPC)总线界面，连接于基本输入/输出单元和南桥模块之间的除错装置及其除错的方法。
背景技朮
图1显示为目前广为使用的计算机系统的结构方块图。CPU(中央处理器)10是整个计算机系统的核心部件，其通过前端总线(Front Side Bus，FSB)20与北桥模块30连接，上述北桥模块30通过直接存储器接口总线(Direct MemoryInterface，DMI)与南桥模块50连接，上述南桥模块50通过少针脚型接口(LowPin Count，简称LPC)总线与基本输入/输出单元70连接。其中，上述北桥模块30一般为Intel公司推出的芯片MCH(Memory Controller Hub，内存及图像控制器)；上述南桥模块50一般为Intel公司推出的芯片ICH(I/O ControllerHub，输入/输出控制器)，上述基本输入/输出单元70一般为Intel公司推出的芯片FWH(Fireware Hub，基本输入输出，类似于BIOS)。
此外，显卡80以及内存连接于上述北桥模块30；网卡120、USB130、硬盘140以及声卡150连接于上述南桥模块50；以及PCI(Peripheral ComponentInterconnect，外围部件互连)设备可插接于PCI插槽180，并通过PCI总线170与上述南桥模块50连接。再者，PCI-Express插槽100通过PCI-Express总线100与上述北桥模块30连接。
中国申请号为001348590的申请专利揭露一种PCI总线除错卡装置及方法。该发明所提出的应用PCI界面的单步除错卡，是利用总线主控器的功能，将所欲检视PCI总线周期期间发出的请求信号(REQ)要求下一总线周期的主控权，并将该总线周期的地址、数据、指令、位使能(BE)等信号状态予以锁存并通过LED显示，当PCI控制器响应一认可信号(ACK)认可后，单步中断除错卡即于下一总线周期发送特定的地址、指令及帧信号(FRAME)、备妥信号(IRDY)等信号，该特定的地址及指令经单步中断除错卡上目标装置译码后，由该目标装置发出一装置选择信号(DEVSEL)，并将其维持在低电平。通过该总线主控器周期暂停PCI总线上的操作，使前一总线周期期间所锁存的地址、数据、指令、位使能(BE)等信号状态因而得以一直显示于显示单元上，作为单步除错的检视依据。而最后藉由切换电路的切换，送出一备妥信号(TRDY)，并于该备妥信号结束时同时将装置选择信号(DEVSEL)拉为高电平，以通知单步中断除错卡上的总线主控器结束该周期。
上述除错卡的装置及方法，通过PCI界面，而将前一总线周期期间所锁存的地址、数据、指令、位使能(BE)等信号显示于显示单元上，从而依据该显示单元上的相关信息判断计算机系统中何处可能出现了何种错误，以达到检视、除错的目的。但是，如图1所示的支持PCI-Express的计算机系统在启动以及上述基本输入/输出单元70(即BIOS)自检时，在PCI-Express总线100上无启动数据，所以当计算机系统出现故障时候，利用已知的上述除错卡的装置及方法无法实现除错的功能，工程师无法看到上述基本输入/输出单元70所发送的错误代码以及地址和数据。
发明内容
为解决上述问题，本发明揭示了一种支持PCI-Express的计算机系统的除错装置，该除错装置为透过计算机主板的少针脚型接口(Low Pin Count，简称LPC)总线，来获取计算机系统的基本输入/输出单元(即BIOS)的自检的错误代码、地址以及数据和执行事件的代码，对基本输入/输出单元损坏的计算机系统进行修复。
为达到上述目的，本发明的计算机系统的除错装置及方法，用于支持PCI-Express的计算机系统启动时，获取基本输入/输出单元的自检的相关数据，从而判断该计算机系统中何处可能出现了何种错误，该少针脚型接口总线与计算机系统的南桥相连，该装置包括：一选择控制单元，与计算机系统的南桥模块相连，且该选择控制单元具有与上述基本输入/输出单元相同的基本输入/输出信息；一可编程逻辑电路，其包括：一命令锁存单元，其与少针脚型接口总线相连，用于锁存少针脚型接口总线发送的命令；一锁存使能信号提供单元，其与命令锁存单元相连，用于根据当前锁存到的命令发出相应的锁存使能信号；若干锁存单元，分别与锁存使能信号提供单元相接，依据锁存使能信号，分类锁存少针脚型接口总线相关数据；一显示驱动单元，与上述若干锁存单元相接，用于对上述相关数据进行译码；一显示单元，用于显示上述译码后数据。
本发明的另一主要目的是提供一种透过少针脚型接口总线界面的除错方法。
为达到上述目的，本发明的透过少针脚型接口总线界面的除错方法，用于支持PCI-Express的计算机系统启动时，获取基本输入/输出单元的自检的相关数据，从而判断该计算机系统中何处可能出现了何种错误，该方法包括如下步骤：命令锁存单元锁存少针脚型接口总线发送的命令；锁存使能信号提供单元根据当前锁存到的命令发出相应的锁存使能信号；各锁存单元依据锁存使能信号，分类锁存少针脚型接口总线相关数据；显示驱动单元将锁存的相关数据进行译码；显示单元显示上述译码后的数据。
本发明的除错装置能够通过少针脚型接口总线界面来获取基本输入/输出信息的自检的相关数据，从而解决对支持PCI-Express的计算机系统进行错误代码显示和分析。
附图说明
图1为已知计算机系统的结构方块图。
图2为本发明的原理示意图。
图3为本发明的流程图。
具体实施方式
请参考图1所示为目前广为使用的计算机系统的结构方块图。其中上述基本输入/输出单元70(即BIOS)通过少针脚型接口总线60与上述南桥模块50连接，其它结构间的连接方式如背景技术所述，在此不在赘述。
本发明的计算机系统的除错装置及方法用于计算机系统启动时，获取上述基本输入/输出单元70的自检的相关数据，从而判断该计算机系统中何处可能出现了何种错误。本发明的除错装置尤其适用于支持PCI-Express的计算机系统中，其透过少针脚型接口总线60界面连接在上述基本输入/输出单元70与上述南桥模块60之间。
如图2所示，该除错装置包括：一可编程逻辑电路700、第一、第二显示单元800和900。上述可编程逻辑电路700即为一PLD(Programmable LogicDigital，可编程逻辑电路)芯片，其通过少针脚型接口总线60后，与上述南桥模块50与上述基本输入/输出单元70连接；而上述第一、第二显示单元800和900连接于上述可编程逻辑电路700，上述第一显示单元800用于显示错误代码(post code)，上述第二显示单元900用于显示上述基本输入/输出单元70正在执行的事件代码。
上述可编程逻辑电路700包括：一命令锁存单元710，其与计算机系统少针脚型接口总线60相连，用于锁存少针脚型接口总线60发送的命令；一锁存使能信号提供单元720，其与命令锁存单元710相连，用于根据当前锁存到的命令发出相应的锁存使能信号；若干锁存单元730，分别与锁存使能信号提供单元720相接，依据锁存使能信号，分类锁存计算机系统启动时BIOS传送的相关数据；显示驱动单元740、750，与上述若干锁存单元730相接，用于对上述相关数据进行译码。
所述若干锁存单元730包括：地址锁存单元731、数据锁存单元732、错误代码(post code)锁存单元733、基本输入/输出信息代码锁存单元734。其中，地址锁存单元731、数据锁存单元732、错误代码锁存单元733与显示驱动单元740相连，本实施例中该显示驱动单元740为LED灯显示驱动单元。
而基本输入输出信息代码锁存单元734则与显示驱动单元750相连，本实施例中该显示驱动单元750为点阵字符显示驱动单元。本实施例中所述第一显示单元800为LED显示单元，其与显示驱动单元740相连，而第二显示单元900为点阵字符显示单元，其与显示驱动单元750相连。至于点阵字符显示、驱动等相关技朮，与现有技朮相同，在此不再详述。
本发明的除错装置还包括一选择控制单元500，该选择控制单元500与上述基本输入/输出单元70相连，且该选择控制单元500包括一存储有与上述基本输入/输出单元70中的基本输入/输出启动信息相同信息的存储器；以及一选择开关400，连接于上述选择控制单元500，用户可通过该选择开关400，选择从计算机的上述基本输入/输出单元70或本发明的除错卡的选择控制单元500中读取基本输入/输出启动信息去启动计算机。
另外，当计算机系统的上述基本输入/输出单元70中的基本输入/输出信息被破坏时，利用本发明的除错装置可将正确的基本输入/输出信息写入到上述基本输入/输出单元70之中：启动计算机系统进入DOS画面，运行计算机系统的Re-Flash程序，即可将上述选择控制单元500中正确的基本输入/输出信息写入到软盘或光盘中；然后，将上述选择开关400合上，运行计算机系统中的Flash程序将上述软盘或光盘中的基本输入/输出信息烧录到上述基本输入/输出单元70之中；移除本发明的除错装置，并重新启动计算机系统即可。
以下将结合图3所示，详述本发明除错方法的步骤：
通过上述选择开关400选择从计算机的基本输入/输出单元或本发明的除错卡的的选择控制单元500读取基本输入输出信息来启动计算机(步骤1)，此为用户根据需要，通过上述选择开关400来实现，比如，当计算机系统出现故障而不能自行启动时，工程师为找出计算机系统的故障所在，故利用本发明的除错卡，使上述选择开关400合上，当计算机系统启动时，即可自行从本发明的除错卡的上述选择控制单元500读取基本输入输出信息来启动计算机。
接着，上述命令锁存单元710锁存少针脚型接口总线60发送的命令(步骤2)，此可通过对本发明的上述可编程逻辑电路700进行编程来现实。
再着，锁存使能信号提供单元720根据锁存到上述命令锁存单元710中的命令发出相应的锁存使能信号(步骤3)，该锁存使能信号包括4类信号，分别去控制上述地址锁存单元731、数据锁存单元732、错误代码锁存单元733、基本输入输出信息代码锁存单元734去锁存上述少针脚型接口总线60上的地址、数据、错误代码以及基本输入/输出信息。
各锁存单元730(地址锁存单元731、数据锁存单元732、错误代码锁存单元733、基本输入输出信息代码锁存单元734)收到锁存使能信号后，判断当前的少针脚型接口总线60的命令为对应上述锁存单元730进行锁存的哪一个锁存使能信号(步骤4)，比如，锁存使能信号为对应控制将基本输入/输出信息锁存到上述基本输入输出信息代码锁存单元734的锁存使能信号，则该锁存单元734收到上述锁存使能信号以后，即对当前的少针脚型接口总线60的基本输入/输出信息进行锁存。
上述地址锁存单元731锁存此时BIOS执行的地址，数据锁存单元732锁存此时BIOS执行的地址的相关数据，错误代码锁存单元733锁存此时BIOS执行的地址的错误代码，而基本输入输出信息代码锁存单元734则锁存BIOS正在执行的动作。
上述地址锁存单元731、数据锁存单元732、错误代码锁存单元733所锁存的相关数据均传送到显示驱动单元740，该显示驱动单元740将该等数据进行译码后(步骤6)，分三段显示于第一显示单元800上(步骤7)。而基本输入输出信息代码锁存单元734收集到的数据则传送到显示驱动单元750上，该显示驱动单元750将该等数据进行译码后显示在第二显示单元900上。
本发明透过少针脚型接口总线界面而将BIOS启动时的相关数据分别显示在第一、第二显示单元800和900上，从而可以通过该等显示的数据判断计算机系统的何处可能出现了何种问题。至于显示的数据表明了计算机系统的哪一部分可能出现了哪种问题，此可预先进行设定，在此不在赘述。

Claims (6)

1.一种计算机系统的除错装置，用于支持PCI-Express的计算机系统启动时，获取基本输入/输出单元的自检的相关数据，从而判断该计算机系统中出现的错误，该除错装置透过计算机系统的少针脚型接口总线连接在基本输入/输出单元与南桥模块之间，其特征在于，该装置包括选择控制单元、可编程逻辑电路及显示单元，该选择控制单元与计算机系统的南桥模块相连，且该选择控制单元具有与上述基本输入/输出单元相同的基本输入/输出信息；该可编程逻辑电路透过少针脚型接口总线界面与计算机系统的南桥模块和基本输入/输出单元连接，且该可编程逻辑电路还包括：
一用于锁存少针脚型接口总线发送的命令的命令锁存单元，其与少针脚型接口总线相连；
一用于根据当前锁存到的命令发出相应的锁存使能信号的锁存使能信号提供单元，其与命令锁存单元相连；
若干锁存单元，分别与锁存使能信号提供单元相接，依据锁存使能信号，分类锁存少针脚型接口总线相关数据；
一用于对上述相关数据进行译码的显示驱动单元，与上述若干锁存单元相接；
另外，上述显示单元用于显示上述译码后数据。
2.如权利要求1所述计算机系统的除错装置，其特征在于：所述若干锁存单元包括：地址锁存单元、数据锁存单元、错误代码锁存单元和基本输入输出信息代码锁存单元。
3.如权利要求2所述计算机系统的除错装置，其特征在于：所述基本输入输出信息代码锁存单元连接有一点阵字符显示驱动单元，该点阵字符显示驱动单元与一点阵字符显示单元相连。
4.如权利要求1或2所述计算机系统的除错装置，其特征在于：还包括一选择开关，与上述选择控制单元连接。
5.一种运行于如权利要求3所述的计算机系统的除错装置的计算机系统的除错方法，用于支持PCI-Express的计算机系统启动时，获取基本输入/输出单元的自检的相关数据，从而判断该计算机系统中何处可能出现了何种错误，该少针脚型接口总线与计算机系统的南桥相连，其特征在于该方法包括如下步骤：
命令锁存单元锁存少针脚型接口总线发送的命令；
锁存使能信号提供单元根据当前锁存到的命令发出相应的锁存使能信号；
各锁存单元依据锁存使能信号，分类锁存计算机系统启动时基本输入/输出单元自检的相关数据；
显示驱动单元将锁存的相关数据进行译码；
显示单元显示上述译码后的数据。
6.如权利要求5所述计算机系统的除错方法，其特征在于：在命令锁存单元锁存少针脚型接口总线发送的命令前还包括如下步骤：一选择控制单元选择从计算机的基本输入/输出单元或除错卡的选择控制单元读取基本输入/输出信息来启动计算机。
CNB200510101004XA 2005-11-08 2005-11-08 计算机系统的除错装置及方法 Expired - Fee Related CN100397351C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB200510101004XA CN100397351C (zh) 2005-11-08 2005-11-08 计算机系统的除错装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB200510101004XA CN100397351C (zh) 2005-11-08 2005-11-08 计算机系统的除错装置及方法

Publications (2)

Publication Number Publication Date
CN1963770A CN1963770A (zh) 2007-05-16
CN100397351C true CN100397351C (zh) 2008-06-25

Family

ID=38082837

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200510101004XA Expired - Fee Related CN100397351C (zh) 2005-11-08 2005-11-08 计算机系统的除错装置及方法

Country Status (1)

Country Link
CN (1) CN100397351C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102270164A (zh) * 2010-06-01 2011-12-07 鸿富锦精密工业（深圳）有限公司 电脑主板故障诊断卡
CN103186431B (zh) * 2011-12-28 2015-11-25 英业达股份有限公司 系统错误的辅助分析方法及其装置
CN106547657A (zh) * 2016-11-01 2017-03-29 郑州云海信息技术有限公司 一种信息显示电路、系统和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1357834A (zh) * 2000-12-06 2002-07-10 神达电脑股份有限公司 Pci总线周期单步中断除错卡装置及其方法
CN1609817A (zh) * 2004-10-13 2005-04-27 李�诚 监控PCI Express板卡的方法及其装置
US20050235187A1 (en) * 2004-04-16 2005-10-20 Via Technologies, Inc. Apparatus and method for testing motherboard having PCI express devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1357834A (zh) * 2000-12-06 2002-07-10 神达电脑股份有限公司 Pci总线周期单步中断除错卡装置及其方法
US20050235187A1 (en) * 2004-04-16 2005-10-20 Via Technologies, Inc. Apparatus and method for testing motherboard having PCI express devices
CN1609817A (zh) * 2004-10-13 2005-04-27 李�诚 监控PCI Express板卡的方法及其装置

Also Published As

Publication number Publication date
CN1963770A (zh) 2007-05-16

Similar Documents

Publication Publication Date Title
US6766479B2 (en) Apparatus and methods for identifying bus protocol violations
CN113076227B (zh) Mcu验证方法、系统和终端设备
US8566644B1 (en) System and method for debugging a target computer using SMBus
CN111104269B (zh) 一种基于uart接口的处理器调试方法及系统
US7047348B2 (en) Method and architecture for accessing hardware devices in computer system and chipset thereof
CN106649021B (zh) PCIe从设备测试装置
CN1831777A (zh) 用于管理多个热插拔操作的系统和方法
CN101114249A (zh) 主板的i2c总线检测装置及其方法
CN100397351C (zh) 计算机系统的除错装置及方法
CN113326670A (zh) 原型验证系统、方法、处理单元、及设备
CN1983204A (zh) 使用lpc接口且能修复bios功能之除错装置及其除错方法
CN109992556A (zh) 一种i2c驱动方法和装置
CN1161694C (zh) Pci总线周期单步中断除错卡装置及其方法
CN1703027A (zh) 传递调试信息
CN1648873A (zh) 断点调试功能的实现方法
CN1161693C (zh) 应用pci界面的单步除错卡的装置及其方法
CN100437489C (zh) 节省系统资源的方法
US6751754B2 (en) Single step debug card using the PCI interface
CN115048307A (zh) 应用软件的弱网测试方法、装置、设备及存储介质
CN101989219B (zh) 硬件侦错调试码信息输出方法、装置及系统
US6351846B1 (en) Information server for kernel and passive mode systems
CN100362485C (zh) 激活前期单步执行程序的自动检测及信息搜集方法及装置
CN1162778C (zh) 外围器件连接除错装置和方法及使用其的系统
CN216014148U (zh) 一种服务器和服务器背板
CN117408060B (zh) 整车模型仿真性能优化方法、存储介质和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080625

Termination date: 20111108