CN101989219B - 硬件侦错调试码信息输出方法、装置及系统 - Google Patents

Abstract

本发明实施例公开了一种硬件侦错调试码信息输出方法、装置和系统。通过；解析进入总线控制器的数据，获得解析的结果，判断解析的结果是否包括串口地址或硬件侦错调试码信息地址；如果解析的结果包括硬件侦错调试码信息地址，则解析的结果还包括硬件侦错调试码信信息，通过串口控制器输出硬件侦错调试码信息。通过复用系统内部的自带的串口控制器以输出侦错调试码，提高了存储器的数据处理速率减少检测硬件缺陷的成本，降低了硬件的复杂度和单板的成本，使得检测硬件操作简便易行。

Description

硬件侦错调试码信息输出方法、装置及系统

技术领域

本发明涉及电子装置，特别涉及硬件侦错调试码信息输出方法、装置及系统。

背景技术

在x86计算机系统中，开机之后启动BIOS(Basic Input/Output System，基本输入输出系统)。BIOS掌握着x86系统的启动、部件之间的兼容和程序管理等多项重任。只要按下电源开关启动主机后，BIOS就开始接管系统启动的所有自检工作。

系统首先由POST(Power On Self Test，上电自检)程序来对内部各个设备进行检查(这个过程在下文中另作表述)。通常完整的POST自检将包括对CPU、内存、ROM、主板、CMOS存储器、串并口、显示卡、存储系统及键盘等进行测试，一旦在自检中发现问题，系统将给出提示信息或鸣笛警告或输出硬件侦错调试码信息(POST CODE)给连接在主板上的外接卡(也称为：调试卡、80卡或DEBUG卡)。请参阅图1，通过图1所示的调试卡输出系统检测后的调试信息，然后BIOS就按照系统CMOS设置中保存的启动顺序搜寻软驱、硬盘等存储设备和它们的启动顺序，读入操作系统引导记录，最后将系统控制权交给引导记录，开启系统显示器，并最终完全过渡到操作系统的工作状态。

其中，BIOS启动会经过好几个检测、命令、执行的循环流程，当然，在进入BIOS控制之前，CPU还需要一个热身的过程。拿P4系统为例：首先是主机电源开始供电，CPU接收到VR(电压调节系统)发出的一个电压信号，然后经过一系列的逻辑单元确认CPU运行电压之后，主板芯片接收到发出“启动”工作的指令，让CPU复位。CPU“苏醒”后的第一工作就是，读取BIOS中的初始化指令。在对CPU和内存(640KB基本模块)状态做一系列校验之后，BIOS会完成电路片的初始准备，停用视频、奇偶性和DMA电路片，并且使CMOS计时器开始运行。随后，BIOS程序会逐步检查CPU是否和默认设定相同，DMA是否有故障，显示通道测试等等，一旦出现故障，就会有蜂鸣器发出报警或输出侦错调试码(POST CODE)。可见前面输出侦错调试码等步骤都是在后台悄悄进行的，这时因为还没有开启显示器，所以我们是看不到屏幕上的任何信息。当CPU被正式启动以后，POST(Power-On Self Test，加电后自检)进入内存侦测阶段，一旦内存检测出错，系统死机并会长时间报错；如果一切顺利，BIOS继续往下POST，检查ROM内的其他BIOS主程序、扩展程序，直到完成这些工作，系统进入常规流程，显示器上才会显示出时间日期、BIOS版本型号、CPU频率、内存容量等基本信息。在BIOS引导存储设备中位于引导区的操作系统启动程序以后，接下来的过程便交给操作系统来继续了。

可见，检测硬件过程中如果发生错误或死机，这种写POST CODE的动作就不会继续，会停留在检测出现错误的部件的地方。现有技术中，通过具有硬件侦错功能的外接卡(也称为：调试卡、80卡或DEBUG卡)，将在后台悄悄进行的，无法在系统显示器显示的调试码(POST CODE)输出，以检测硬件缺陷。

本申请发明人在实施本发明时发现，现有技术在得到侦错调试码后，需要通过外接卡检测硬件缺陷，而无法复用系统内部的自带的其他接口以输出侦错调试码。所以系统主机板上必须有PCI或者ISA插槽，以及有足够的空间来插入外接卡。这样成本较高，操作不方便。

发明内容

本发明实施例提供硬件侦错调试码信息输出方法、装置及系统，避免检测硬件时使用外接卡。

本发明实施例提供一种硬件侦错调试码信息输出方法，包括如下步骤：

解析进入总线控制器的数据，获得解析的结果，判断解析的结果是否包括硬件侦错调试码信息地址；

如果解析的结果包括硬件侦错调试码信息地址，根据硬件侦错调试码信息地址，通过串口控制器输出硬件侦错调试码信息。

本发明实施例还提供一种硬件侦错调试码信息输出系统，包括总线控制器、串口控制器、和硬件侦错信息管理装置；

总线控制器，用于接收外部总线传输过来的外部数据，解析进入的外部数据，获得解析的结果，将外部数据转换成为串口格式的串行数据，该外部数据包括需要通过串口地址输出的数据和/或硬件侦错调试码信息；

串口控制器，用于根据总线控制器获得的解析结果，接收需要通过串口地址输出的数据和/或硬件侦错调试码信息；

硬件侦错信息管理装置，用于根据总线控制器解析的结果判断是否获得串口地址或硬件侦错调试码信息地址；如果获得的是串口地址，则控制串口控制器输出需要通过串口地址输出的数据；如果获得的是硬件侦错调试码信息地址，则控制串口控制器输出硬件侦错调试码信息。

本发明实施例还提供一种硬件侦错信息管理装置，用于与计算机系统的总线控制器和串口控制器连接，包括接收模块和判决模块；

接收模块，用于接收总线控制器解析的结果；

判决模块，用于根据接收模块接收到的来至总线控制器的解析结果，判断是否获得串口地址或硬件侦错调试码信息地址；如果获得的是串口地址，则控制串口控制器输出需要通过串口地址输出的数据；如果获得的是硬件侦错调试码信息地址，则控制串口控制器输出硬件侦错调试码信息。

本发明实施例通过复用系统内部的自带的串口控制器以输出硬件侦错调试码信息，提高了存储器的数据处理速率减少检测硬件缺陷的成本，降低了硬件的复杂度和单板的成本，使得检测硬件操作简便易行。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术硬件侦错调试码信息输出装置示意图；

图2为本发明实施例硬件侦错调试码信息输出方法流程图；

图3为本发明另一实施例硬件侦错调试码信息输出方法流程图；

图4为本发明实施例硬件侦错调试码信息输出系统结构示意图；

图5为本发明实施例具有一种切换规则的硬件侦错调试码信息输出系统结构示意图；

图6为本发明实施例具有另一种切换规则的硬件侦错调试码信息输出系统结构示意图；

图7为本发明实施例具有再一种切换规则的硬件侦错调试码信息输出系统结构示意图；和

图8为本发明实施例一种切换规则的硬件侦错调试码信息输出装置结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图2，本发明实施例一提供一种硬件侦错调试码信息输出方法，包括以下步骤：

步骤221：对基本输入输出系统进行配置，用于使得总线控制器可以接收硬件侦错调试码信息地址；具体以x86计算机系统为例，x86计算机系统中的BIOS(Basic Input/Output System，基本输入输出系统)在CPU上电后，立刻设定南桥寄存器“General Control and Status Register”的第二位“Reserved PageRoute(RPR)”。根据该寄存器的配置，南桥将串口地址和POST CODE打印信息的端口地址(0x80，即硬件侦错调试码信息地址)都分配给南桥的LPC总线接口(或者PCI等其他总线接口)，南桥的LPC总线接口将串口地址(0x3F8～0x3FF)或者POST CODE打印信息的端口地址(0x80)和数据发送出来，进而总线控制器可以收到串口地址(0x3F8～0x3FF)或者POST CODE打印信息的端口地址(0x80)和数据。可以理解，步骤221中可以只配置一次，也可以重复配置。如果总线控制器具有可以接收硬件侦错调试码信息地址的能力，那么步骤221可以省略。

步骤222：解析进入总线控制器的数据，获得解析的结果；具体的，当总线控制器接收到南桥的LPC总线接口发送过来的一帧数据后，解析出接收到的地址信息和数据信息。

步骤223：判断解析的结果是否包括串口地址或硬件侦错调试码信息地址，如果解析的结果包括硬件侦错调试码信息地址，则解析的结果还包括硬件侦错调试码信信息，通过串口控制器输出硬件侦错调试码信息；如果解析的结果包括串口地址，则解析的结果还包括需要通过串口地址输出的数据，通过串口控制器输出需要通过串口地址输出的数据。具体的，硬件侦错信息管理装置根据解析的结果，逻辑判断读写的端口地址是否包括串口地址或者POST CODE打印信息的端口地址(0x80)。如果解析的结果包括串口地址，则解析的结果还包括需要通过串口地址输出的数据，根据该串口地址，将串口数据转换成为UART的格式，由UART控制器发送出去。如果解析的结果包括POST CODE打印信息的端口地址，则解析的结果还包括硬件侦错调试码信信息，根据该端口地址，将POST CODE打印信息转换成为UART的格式，由UART控制器发送出去。这里通过串口控制器输出硬件侦错调试码信息包括：将所述硬件侦错调试码信息转化为ASCII码并进行输出。

本发明实施例通过复用系统内部的自带的串口控制器以输出侦错调试码，提高了存储器的数据处理速率减少检测硬件缺陷的成本，降低了硬件的复杂度和单板的成本，使得检测硬件操作简便易行，能够取代现有的80卡。

可选的，请结合图3流程图，本实施例一中将串口地址输出的数据、硬件侦错调试码信息结合使用时，步骤222在进行判断解析的结果是否包括串口地址或硬件侦错调试码信息地址，还包括以下步骤：

步骤231：判断解析的结果是否包括串口地址或硬件侦错调试码信息地址；

步骤232：如果解析的结果包括串口地址，则解析的结果还包括需要通过串口地址输出的数据，通过总线接口输出需要通过串口地址输出的数据；

步骤233：如果解析的结果不包括串口地址，继续判断解析的结果是否包括硬件侦错调试码信息地址，如果解析的结果包括硬件侦错调试码信息地址，根据硬件侦错调试码信息地址，通过串口控制器输出硬件侦错调试码信息；

步骤234：如果解析的结果既不包括串口地址也不包括硬件侦错调试码信息地址，那么不处理解析的结果。

可选的，所述如果解析的结果不包括串口地址，根据预设的切换规则，继续判断解析的结果是否包括硬件侦错调试码信息地址。

可选的，预设的切换规则可以包括一下步骤：

方案A：通过控制基本输入输出地址空间寄存器位来标识可继续进行后续步骤；或者，

方案B：通过设置跳线，并判断跳线引脚电平来标识可继续进行后续步骤；或者，

方案C：通过将接收到的字符与预设的字符进行比对来标识可继续进行后续步骤；

其中，可继续进行后续步骤包括：继续判断解析的结果包括否包括硬件侦错调试码信息地址。

结合步骤222中，步骤232和步骤233：如果是串口地址范围或者POSTCODE打印信息的端口地址则作相应的处理和应答，并将并行的数据转换成为UART的格式，由UART控制器发送出去。步骤234：如果不是串口地址范围或者POST CODE打印信息的端口地址，则不作任何处理。

请参阅图4，本发明实施例二以x86计算机系统中的UART(UniversalAsynchronous Receiver Transmitter，通用异步收发器)串口控制器为例，说明一种计算机系统。

本发明实施例中，x86计算机系统300包括总线控制器320、串口控制器330、和硬件侦错信息管理装置340。

为更有助理解，x86计算机系统300结合可选的南桥芯片400进行阐述，这里定义南桥芯片400用于管理接口总线之间的通信，如PCI总线、USB、LAN、ATA、SATA、音频控制器、键盘控制器、实时时钟控制器、高级电源管理等。

总线控制器320用于在南桥芯片400的管理下，接收外部总线传输过来的外部数据，如地址、数据、控制等信息。明显的，该外部数据也可以为并行数据，包括需要通过串口地址输出的数据(即输出UART信息)和/或硬件侦错调试码信息(即“80”信息)。总线控制器320解析外部数据，获得解析的结果。另外，总线控制器3将外部数据转换成为通用串口格式的串行数据，并发送。

串口控制器330根据总线控制器320获得的解析结果，接收总线控制器320发送的需要通过串口地址输出的数据和/或硬件侦错调试码信息。

硬件侦错信息管理装置340进而可选择的执行步骤220～223或者231～234，用于根据总线控制器320解析的结果判断是否获得串口地址或硬件侦错调试码信息地址；如果获得的是串口地址，则解析的结果还包括需要通过串口地址输出的数据，控制串口控制器330输出需要通过串口地址输出的数据；如果获得的是硬件侦错调试码信息地址，则解析的结果还包括硬件侦错调试码信息，控制串口控制器330输出硬件侦错调试码信息。

具体的，硬件侦错信息管理装置340根据总线控制器320解析的结果判断是否获得串口地址；

如果解析的结果包括串口地址，那么通过串口控制器330输出需要通过串口地址输出的数据；

如果解析的结果不包括串口地址，继续判断解析的结果是否包括硬件侦错调试码信息地址，如果解析的结果包括硬件侦错调试码信息地址，根据硬件侦错调试码信息地址，通过串口控制器输出硬件侦错调试码信息；

如果解析的结果既不包括串口地址也不包括硬件侦错调试码信息地址，那么不处理解析的结果。

可选的，硬件侦错信息管理装置340还包括ASCII码转换模块用于控制串口控制器330输出将所述硬件侦错调试码信息转化为ASCII码(AmericanStandard Code for Information Interchange，美国信息交换标准码)进行输出。

具体的，假设串口地址为0x3F8～0x3FF、POST CODE打印信息(即需通过80卡输出的信息)的端口地址为0X80。

x86计算机系统中的BIOS(Basic Input/Output System，基本输入输出系统)在CPU上电后，立刻设定南桥寄存器“General Control and Status Register”的第二位“Reserved Page Route(RPR)”。根据该寄存器的配置，南桥将串口地址和POST CODE打印信息的端口地址都分配给南桥的LPC总线接口(或者PCI等其他总线接口)。这样当软件访问串口地址(0x3F8～0x3FF)或者POST CODE打印信息的端口地址时，控制流将根据寄存器的内容转到南桥的LPC总线接口(或者PCI等其他总线接口)。

LPC总线控制器320(或者PCI等其他外围总线控制器)通过LPC总线(或者PCI等其他总线接口)与南桥总线接口相连。可以理解通过上述BIOS(BasicInput/Output System，基本输入输出系统)的配置，即设定南桥寄存器“GeneralControl and Status Register”的第二位“Reserved Page Route(RPR)”实现了将硬件侦错调试码信息地址分配给总线控制器。进而，南桥的LPC总线接口将串口地址或者POST CODE打印信息的端口地址(0x3F8～0x3FF或者0x80)和数据发送出来。当总线控制器320接收到南桥的LPC总线接口发送过来的一帧数据后，解析出接收到的地址信息和数据信息。硬件侦错信息管理装置340s根据解析的结果，逻辑判断读写的端口地址是否是串口地址范围(0x3F8～0x3FF或者0x80)。如果不是串口地址范围或者POST CODE打印信息的端口地址，则不作任何处理。如果是串口地址范围或者POST CODE打印信息的端口地址则作相应的处理和应答，并将并行的数据转换成为UART的格式，由UART控制器发送出去。

可选的，UART所打印的信息是ASCII码，而“POST CODE”是非ASCII码，可根据用户的需求，设置POST CODE打印信息是否需要格式转换。将ASCII码存储在ROM或者逻辑寄存器中，当系统打印POST CODE打印信息时，不将POST CODE打印信息直接写入串口的发送FIFO中，而是根据POST CODE打印信息，作为ROM的地址，读取ROM对应地址上的数据，并将对应地址上的数据，写入串口的发送FIFO。

本发明实施例涉及现有的串口控制器和现有的BIOS软件，即能在BIOS初始阶段输出“POST CODE”，又不增加任何BIOS软件和硬件的设计。并且不需要另外的总线插槽，在单板持续带电工作的情况下，通过面板接口或者其他手段，实现查看“POST CODE”。这样本发明是实施例利用单板上已经有的串口控制器(逻辑实现)，实现UART和“80卡”的双重功能。通过UART接口打印出“POST CODE打印信息”。使PC、服务器、x86嵌入式单板都不再需要专门的“80卡”或者80卡功能的电路设计。使用本方案，对所有的代码透明，无需对原有的BIOS代码和通用串口驱动作更改，而且解决了现有方案的各种局限性。

可选的，所述硬件侦错信息管理装置340判断是否获得硬件侦错调试码信息地址前，用于执行以下动作，即本发明实施例一中的步骤233，具体为：如果解析的结果不包括串口地址(可以理解为解析的结果不包括串口地址)，根据预设的切换规则，继续判断解析的结果是否包括硬件侦错调试码信息地址。这样通过预设的切换规则，可以针对特定用户需求，去选择是否需要输出硬件侦错调试码信息，或者规定在什么条件下需要输出硬件侦错调试码信息。

具体的，所述预设的切换规则包括：方案A：通过控制基本输入输出I/O地址空间寄存器位来标识可继续进行后续步骤；或者，方案B：通过设置跳线，并判断跳线引脚电平来标识可继续进行后续步骤；或者，方案C：通过将接收到的字符与预设的字符进行比对来标识可继续进行后续步骤。其中，可继续进行后续步骤包括：继续判断解析的结果包括否是硬件侦错调试码信息地址

方案A：为体现在不同用户需求下，通过控制基本输入输出I/O地址空间寄存器位来标识可继续进行后续步骤，

请参阅图5，本发明下述实施例中，硬件侦错信息管理装置340在已有的LPC转UART的功能模块上，在I/O地址空间中分配一个地址，用作为“80卡功能开关寄存器”。通过软件来写该位的数据，如果该位的值为“0”，则串口为正常使用；通过软件将该位数据改写为“1”，则串口不再打印原先串口地址“0x3F8”的数据，而是打印“IO地址0x80”上的数据，这样实现了串口逻辑和80卡的复用功能。本方案A依赖于BIOS软件修改，如果软件不对该寄存器的写操作，则该功能不能实现。本方案优点是不增加任何硬件成本的情况下，实现功能。

方案B：为体现在不同用户需求下，通过设置跳线，并判断跳线引脚电平来标识可继续进行后续步骤，请结合图6参阅本发明下述实施例。

硬件侦错信息管理装置340在已有的LPC转UART的功能模块外的某个CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)的管脚，连接一个跳线帽、其他器件(例如南桥、系统底板管理控制器)的通用输出输出引脚或者选焊电阻等。在逻辑内部对该引脚的电平进行判断，如果是低电平，则串口逻辑实现；如果是高电平，则实现80卡功能。本方案B需要外接一个跳线帽或者电阻，优点是对于所有BIOS软件，无需修改都可以直接使用。

方案C：为体现在不同用户需求下，通过将接收到的字符与预设的字符进行比对来标识可继续进行后续步骤，请结合图7参阅本发明下述实施例

硬件侦错信息管理装置340利用串口接收到的命令，进行串口功能和80卡功能的切换。当串口的Rx接收到数据时，串口控制器不但将数据存储到接收FIFO，同时对接收到的字符进行捕获。对接收到的数据进行锁存，与预设的切换命令进行比对。当接收到的字符与预设的字符相一致，则进行功能切换。当接收到的字符与预设的字符不相一致，则不进行处理。预设的切换字符应当设为一个正常使用时不可能使用的特殊字符(例如：ctrl+W)。

可以理解，结合图8，本发明实施例公开一种硬件侦错信息管理装置340，硬件侦错信息管理装置340用于与计算机系统的总线控制器320和串口控制器330连接，可以独立的销售和使用。硬件侦错信息管理装置340包括接收模块810，判决模块820。

接收模块810，用于接收总线控制器320解析的结果。

判决模块820，用于根据总线控制器解析的结果判断是否获得串口地址或硬件侦错调试码信息地址；如果获得的是串口地址，则解析的结果还包括需要通过串口地址输出的数据，控制串口控制器输出需要通过串口地址输出的数据；如果获得的是硬件侦错调试码信息地址，则解析的结果还包括硬件侦错调试码信息，控制串口控制器输出硬件侦错调试码信息。

具体的，判决模块820根据总线控制器320解析的结果判断是否获得串口地址；如果解析的结果包括串口地址，那么通过串口控制器330输出需要通过串口地址输出的数据；如果解析的结果不包括串口地址，继续判断解析的结果是否包括硬件侦错调试码信息地址，如果解析的结果包括硬件侦错调试码信息地址，根据硬件侦错调试码信息地址，通过串口控制器输出硬件侦错调试码信息；如果解析的结果既不包括串口地址也不包括硬件侦错调试码信息地址，那么不处理该地址信息。

所述判决模块820在判断是否获得硬件侦错调试码信息地址前，如果解析的结果不包括串口地址，根据预设的切换规则，继续判断解析的结果是否包括硬件侦错调试码信息地址。这样通过预设的切换规则，可以针对特定用户需求，去选择是否需要输出硬件侦错调试码信息，或者规定在什么条件下输出需要输出硬件侦错调试码信息。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random Access Memory，RAM)等。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (8)

1.一种硬件侦错调试码信息输出方法，其特征在于，包括如下步骤：

解析进入总线控制器的数据，获得解析的结果；

判断解析的结果是否包括串口地址或硬件侦错调试码信息地址；

如果解析的结果包括硬件侦错调试码信息地址，则解析的结果还包括硬件侦错调试码信息，通过串口控制器输出硬件侦错调试码信息；

如果解析的结果包括串口地址，则解析的结果还包括需要通过串口地址输出的数据，通过串口控制器输出需要通过串口地址输出的数据。

2.如权利要求1所述的方法，其特征在于，所述解析进入总线控制器的数据前，还包括以下步骤：

对基本输入输出系统进行配置，用于使得总线控制器可以接收硬件侦错调试码信息地址。

3.如权利要求1所述的方法，其特征在于，所述判断解析的结果是否包括串口地址或硬件侦错调试码信息地址，包括以下步骤：

如果解析的结果包括串口地址，则解析的结果还包括需要通过串口地址输出的数据，通过串口控制器输出需要通过串口地址输出的数据；

如果解析的结果不包括串口地址，根据预设的切换规则，继续判断解析的结果是否包括硬件侦错调试码信息地址；

如果解析的结果既不包括串口地址也不包括硬件侦错调试码信息地址，那么不处理解析的结果；

所述预设的切换规则包括：

通过控制基本输入输出地址空间寄存器位来标识可继续进行后续步骤；或者，

通过设置跳线，并判断跳线引脚电平来标识可继续进行后续步骤；或者，

通过将接收到的字符与预设的字符进行比对来标识可继续进行后续步骤；

其中，可继续进行后续步骤包括：继续判断解析的结果是否包括硬件侦错调试码信息地址。

4.如权利要求1所述的方法，其特征在于，通过串口控制器输出硬件侦错调试码信息包括：

将所述硬件侦错调试码信息转化为ASCII码进行输出。

5.一种硬件侦错调试码信息输出系统，其特征在于，包括；

总线控制器，用于接收外部总线传输过来的外部数据，解析所述外部数据，获得解析的结果，将外部数据转换成为串口格式的串行数据，所述解析的结果包括需要通过串口地址输出的数据和/或硬件侦错调试码信息；

串口控制器，用于根据总线控制器获得的解析结果，接收需要通过串口地址输出的数据和/或硬件侦错调试码信息；

硬件侦错信息管理装置，用于根据总线控制器解析的结果判断是否获得串口地址或硬件侦错调试码信息地址；如果获得的是串口地址，则解析的结果还包括需要通过串口地址输出的数据，控制串口控制器输出需要通过串口地址输出的数据；如果获得的是硬件侦错调试码信息地址，则解析的结果还包括硬件侦错调试码信息，控制串口控制器输出硬件侦错调试码信息。

6.如权利要求5所述的系统，其特征在于，所述硬件侦错信息管理装置，用于在如果解析的结果包括串口地址，那么通过串口控制器输出需要通过串口地址输出的数据；如果解析的结果不包括串口地址，根据预设的切换规则，继续判断解析的结果是否包括硬件侦错调试码信息地址，如果解析的结果包括硬件侦错调试码信息地址，根据硬件侦错调试码信息地址，通过串口控制器输出硬件侦错调试码信息；如果解析的结果既不包括串口地址也不包括硬件侦错调试码信息地址，那么不处理解析的结果；

其中，所述预设的切换规则包括：

通过控制基本输入输出地址空间寄存器位来标识可继续进行后续步骤；或者，

通过设置跳线，并判断跳线引脚电平来标识可继续进行后续步骤；或者，

通过将接收到的字符与预设的字符进行比对来标识可继续进行后续步骤；

其中，可继续进行后续步骤包括：继续判断解析的结果是否包括硬件侦错调试码信息地址。

7.一种硬件侦错信息管理装置，用于与计算机系统的总线控制器和串口控制器连接，其特征在于，包括接收模块和判决模块；

接收模块，用于接收总线控制器解析的结果；

判决模块，用于根据接收模块接收到的来至总线控制器的解析结果，判断是否获得串口地址或硬件侦错调试码信息地址；如果获得的是串口地址，则解析的结果还包括需要通过串口地址输出的数据，控制串口控制器输出需要通过串口地址输出的数据；如果获得的是硬件侦错调试码信息地址，则解析的结果还包括硬件侦错调试码信息，控制串口控制器输出硬件侦错调试码信息。

8.如权利要求7所述的硬件侦错信息管理装置，其特征在于，判决模块用于在如果解析的结果包括串口地址，那么通过串口控制器输出需要通过串口地址输出的数据；如果解析的结果不包括串口地址，根据预设的切换规则，继续判断解析的结果是否包括硬件侦错调试码信息地址，如果解析的结果包括硬件侦错调试码信息地址，根据硬件侦错调试码信息地址，通过串口控制器输出硬件侦错调试码信息；如果解析的结果既不包括串口地址也不包括硬件侦错调试码信息地址，那么不处理解析的结果；

其中，所述预设的切换规则包括：

通过控制基本输入输出地址空间寄存器位来标识可继续进行后续步骤；或者，

通过设置跳线，并判断跳线引脚电平来标识可继续进行后续步骤；或者，

通过将接收到的字符与预设的字符进行比对来标识可继续进行后续步骤；

其中，可继续进行后续步骤包括：继续判断解析的结果是否包括硬件侦错调试码信息地址。

Images