JPH0612253A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0612253A JPH0612253A JP4167500A JP16750092A JPH0612253A JP H0612253 A JPH0612253 A JP H0612253A JP 4167500 A JP4167500 A JP 4167500A JP 16750092 A JP16750092 A JP 16750092A JP H0612253 A JPH0612253 A JP H0612253A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- data
- rom
- rewriting
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】早い命令スピードでありながら多くのインスト
ラクションを作り得るマイクロコンピュータを提供す
る。 【構成】インストラクションデコーダの少なくとも一部
を書換え可能なＲＯＭで構成している
ラクションを作り得るマイクロコンピュータを提供す
る。 【構成】インストラクションデコーダの少なくとも一部
を書換え可能なＲＯＭで構成している
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータに
関するものであり、特にそのインストラクションデコー
ダに関する。
関するものであり、特にそのインストラクションデコー
ダに関する。
【０００２】
【従来の技術】インストラクションデコーダ２は、図４
に示すようにプログラムＲＯＭ１から与えられたデータ
をデコードして、インストラクションを出力するもので
あるが、インストラクションそのものを作るときに、例
えば８ビットのデータであれば、８ビットのデータで作
れる命令マップが決まる。そのマップの中で作れる命令
の数は例えば１００個という具合いに自動的に決ってし
まう。
に示すようにプログラムＲＯＭ１から与えられたデータ
をデコードして、インストラクションを出力するもので
あるが、インストラクションそのものを作るときに、例
えば８ビットのデータであれば、８ビットのデータで作
れる命令マップが決まる。そのマップの中で作れる命令
の数は例えば１００個という具合いに自動的に決ってし
まう。
【０００３】インストラクションデコーダの出力によっ
て制御されるものは具体的にマルチプレクサであるが、
そのマルチプレクサの組合せは何通りもあり、従ってイ
ンストラクションによって実行できるマイクロコンピュ
ータがもっているハードウエアは前記インストラクショ
ンデコーダによる命令の数よりもずっと多い。インスト
ラクションデコーダそのものはプログラムＲＯＭやデー
タテーブルＲＯＭ等とは異なるが、その構造はＲＯＭと
同じである。
て制御されるものは具体的にマルチプレクサであるが、
そのマルチプレクサの組合せは何通りもあり、従ってイ
ンストラクションによって実行できるマイクロコンピュ
ータがもっているハードウエアは前記インストラクショ
ンデコーダによる命令の数よりもずっと多い。インスト
ラクションデコーダそのものはプログラムＲＯＭやデー
タテーブルＲＯＭ等とは異なるが、その構造はＲＯＭと
同じである。
【０００４】
【発明が解決しようとする課題】このように従来のマイ
クロコンピュータにおけるインストラクションデコーダ
はＲＯＭであるので、１つのインストラクションデコー
ダで作成できる命令の数は充分でない。もし、命令の数
を実質的に多く作ろうとすると、インストラクション形
成動作を何段階にもわったって行なわなければならない
（即ち、１つの命令データ入力につき、デコード動作を
複数段階にわたって行なう）。このように複数段階構造
のインストラクションデコーダによって命令を多く作る
方法は一般にＣＩＳＣ（Complex Instruction Set Comp
uter）法と呼ばれるが、このＣＩＳＣ法は命令スピード
が遅くなるという欠点がある。
クロコンピュータにおけるインストラクションデコーダ
はＲＯＭであるので、１つのインストラクションデコー
ダで作成できる命令の数は充分でない。もし、命令の数
を実質的に多く作ろうとすると、インストラクション形
成動作を何段階にもわったって行なわなければならない
（即ち、１つの命令データ入力につき、デコード動作を
複数段階にわたって行なう）。このように複数段階構造
のインストラクションデコーダによって命令を多く作る
方法は一般にＣＩＳＣ（Complex Instruction Set Comp
uter）法と呼ばれるが、このＣＩＳＣ法は命令スピード
が遅くなるという欠点がある。
【０００５】命令スピードを早くするという観点のみか
ら開発された方式としてＲＩＳＣ（Reduced Instructio
n Set Computer）法があるが、これは命令自身を非常に
シンプルにしたものであって、命令が単純すぎて、マイ
クロコンピュータがもっているソフトの能力をフルに活
かしきれないという欠点がある。
ら開発された方式としてＲＩＳＣ（Reduced Instructio
n Set Computer）法があるが、これは命令自身を非常に
シンプルにしたものであって、命令が単純すぎて、マイ
クロコンピュータがもっているソフトの能力をフルに活
かしきれないという欠点がある。
【０００６】本発明はこのような点に鑑みなされたもの
であって、早い命令スピードでありながら多くのインス
トラクションを作り得るマイクロコンピュータを提供す
ることを目的とする。
であって、早い命令スピードでありながら多くのインス
トラクションを作り得るマイクロコンピュータを提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め本発明のマイクロコンピュータでは、インストラクシ
ョンデコーダの少なくとも一部を書換え可能なＲＯＭで
構成している。
め本発明のマイクロコンピュータでは、インストラクシ
ョンデコーダの少なくとも一部を書換え可能なＲＯＭで
構成している。
【０００８】
【作用】このような構成によると、書換え可能なＲＯＭ
部分を書換えることによって同一の入力であっても異な
るインストラクションを出力できることになり、処理ス
ピードは早いにも拘らず、より多くのインストラクショ
ンを形成できる。
部分を書換えることによって同一の入力であっても異な
るインストラクションを出力できることになり、処理ス
ピードは早いにも拘らず、より多くのインストラクショ
ンを形成できる。
【０００９】
【実施例】図１に示すように本実施例ではインストラク
ションデコーダ２は、書換え不能の固定領域３と書換え
可能な領域４とから成っている。固定領域３は従来と同
様ＲＯＭで構成されており、書換え可能領域４はＥ2Ｐ
ＲＯＭで形成されている。尚、Ｅ2ＰＲＯＭの代わりに
フラッシュＲＯＭで形成してもよい。
ションデコーダ２は、書換え不能の固定領域３と書換え
可能な領域４とから成っている。固定領域３は従来と同
様ＲＯＭで構成されており、書換え可能領域４はＥ2Ｐ
ＲＯＭで形成されている。尚、Ｅ2ＰＲＯＭの代わりに
フラッシュＲＯＭで形成してもよい。
【００１０】固定領域３は入力されるプログラムＲＯＭ
からのプログラムの或るサイクルの部分を受持ち、早い
スピードで実行していく。そして、プログラムの或る処
理のところでは、命令セットを書換え領域４に入れ換え
て実行していく。この場合でも、ＲＩＳＣ的なスピード
は保持される。
からのプログラムの或るサイクルの部分を受持ち、早い
スピードで実行していく。そして、プログラムの或る処
理のところでは、命令セットを書換え領域４に入れ換え
て実行していく。この場合でも、ＲＩＳＣ的なスピード
は保持される。
【００１１】このように、命令セットを書き換えるため
には、書換え可能領域４に書換えデータを書き込まなけ
ればならないが、その構成は図２に示される。同図にお
いて、６は書換え命令のデータをもったプログラム用の
ＲＯＭである。７はそのＲＯＭ６から書換えデータを受
け取ってインストラクションデコーダ２からのインスト
ラクション書換え制御信号に基いてインストラクション
デコーダ２の書き込み領域４へ書換えデータを書き込む
書き込みブロックである。この場合、ＲＯＭ６はマイク
ロコンピュータチップ内のプログラムＲＯＭであっても
よく、或いは外部のＲＯＭであってもよい。
には、書換え可能領域４に書換えデータを書き込まなけ
ればならないが、その構成は図２に示される。同図にお
いて、６は書換え命令のデータをもったプログラム用の
ＲＯＭである。７はそのＲＯＭ６から書換えデータを受
け取ってインストラクションデコーダ２からのインスト
ラクション書換え制御信号に基いてインストラクション
デコーダ２の書き込み領域４へ書換えデータを書き込む
書き込みブロックである。この場合、ＲＯＭ６はマイク
ロコンピュータチップ内のプログラムＲＯＭであっても
よく、或いは外部のＲＯＭであってもよい。
【００１２】次に図２の動作を説明する。ＲＯＭ６から
はプログラムカウンタ（図示せず）の動作によってイン
ストラクションデータが次々と出力されてインストラク
ションデコーダ２に入力されていく。ここで、書換え命
令がない場合、或るインストラクションデータＡをデコ
ードすることによってインストラクションデータ２から
出力されるインストラクションは、例えばＲＡＭのデー
タをＩ／Ｏに移しなさいという命令であるとする。
はプログラムカウンタ（図示せず）の動作によってイン
ストラクションデータが次々と出力されてインストラク
ションデコーダ２に入力されていく。ここで、書換え命
令がない場合、或るインストラクションデータＡをデコ
ードすることによってインストラクションデータ２から
出力されるインストラクションは、例えばＲＡＭのデー
タをＩ／Ｏに移しなさいという命令であるとする。
【００１３】今、ＲＯＭ６からインストラクションデコ
ーダに書換え命令データＢが与えられたとすると、イン
ストラクションデコーダは、このデータをデコードして
インストラクション書換え制御信号を書き込みブロック
７へ与える。これによって、書き込みブロックはＲＯＭ
６から出力されるデータＢの次のデータ（書換えデータ
Ｃであるとする）を入力し、これをインストラクション
デコーダ２の書換え領域に書き込む。
ーダに書換え命令データＢが与えられたとすると、イン
ストラクションデコーダは、このデータをデコードして
インストラクション書換え制御信号を書き込みブロック
７へ与える。これによって、書き込みブロックはＲＯＭ
６から出力されるデータＢの次のデータ（書換えデータ
Ｃであるとする）を入力し、これをインストラクション
デコーダ２の書換え領域に書き込む。
【００１４】この状態で、ＲＯＭ６から上記インストラ
クションデータＡがインストラクションデコーダ２に与
えられると、前記ＲＡＭのデータをレジスタに移しなさ
いというインストラクションが出力される。即ち、同じ
インストラクションデータＡであっても、書換え領域４
に書換えデータが書き込まれていると、異なるインスト
ラクションを出力するのである。
クションデータＡがインストラクションデコーダ２に与
えられると、前記ＲＡＭのデータをレジスタに移しなさ
いというインストラクションが出力される。即ち、同じ
インストラクションデータＡであっても、書換え領域４
に書換えデータが書き込まれていると、異なるインスト
ラクションを出力するのである。
【００１５】このように構成された本実施例のマイクロ
コンピュータにおいて、例えば図３に示すように、アキ
ュームレータ８と、レジスタ９がそれぞれマルチプレク
サＭ１、Ｍ２を介してＣＰＵ１０と接続されている場合
に、（イ）アキュームレータ８のデータのみをレジスタ
１１に移す、（ロ）レジスタ９のデータのみをレジスタ
１１に移す、（ハ）両者のデータを同時にＣＰＵ１０に
送って演算し、その結果をレジスタ１１に移す、という
如くマルチプレクサＭ１、Ｍ２の組合せ動作によってデ
ータ転送に複数の状態がありえるが、それらの状態の全
ての命令をインストラクションデコーダのマップに入れ
ておくことができないような場合は、従来ではマルチプ
レクサＭ１がＯＮで、Ｍ２がＯＦＦの場合と、Ｍ１がＯ
ＦＦで、Ｍ２がＯＮという場合の２つの命令をインスト
ラクションデコーダにマッピングしているに過ぎない
が、本実施例では、Ｍ１、Ｍ２を同時にＯＮしてアキュ
ームレータ８とレジスタ９のデータをＣＰＵで掛算して
レジスタ１１へ移すという必要があるときは、そのＭ
１、Ｍ２同時ＯＮを実現するための書換えデータが書換
え可能領域４に書き込まれるため、そのような動作を実
行させることができるのである。このようにすることに
よって、全体として早い命令スピードでありながら、複
雑な命令を行なうことができる。
コンピュータにおいて、例えば図３に示すように、アキ
ュームレータ８と、レジスタ９がそれぞれマルチプレク
サＭ１、Ｍ２を介してＣＰＵ１０と接続されている場合
に、（イ）アキュームレータ８のデータのみをレジスタ
１１に移す、（ロ）レジスタ９のデータのみをレジスタ
１１に移す、（ハ）両者のデータを同時にＣＰＵ１０に
送って演算し、その結果をレジスタ１１に移す、という
如くマルチプレクサＭ１、Ｍ２の組合せ動作によってデ
ータ転送に複数の状態がありえるが、それらの状態の全
ての命令をインストラクションデコーダのマップに入れ
ておくことができないような場合は、従来ではマルチプ
レクサＭ１がＯＮで、Ｍ２がＯＦＦの場合と、Ｍ１がＯ
ＦＦで、Ｍ２がＯＮという場合の２つの命令をインスト
ラクションデコーダにマッピングしているに過ぎない
が、本実施例では、Ｍ１、Ｍ２を同時にＯＮしてアキュ
ームレータ８とレジスタ９のデータをＣＰＵで掛算して
レジスタ１１へ移すという必要があるときは、そのＭ
１、Ｍ２同時ＯＮを実現するための書換えデータが書換
え可能領域４に書き込まれるため、そのような動作を実
行させることができるのである。このようにすることに
よって、全体として早い命令スピードでありながら、複
雑な命令を行なうことができる。
【００１６】
【発明の効果】以上説明したように本発明によれば、書
換え可能なＲＯＭ部分を書換えることによって同一の入
力であっても異なるインストラクションを出力できるこ
とになり、処理スピードは早くて、より多くのインスト
ラクションを形成できるという効果がある。
換え可能なＲＯＭ部分を書換えることによって同一の入
力であっても異なるインストラクションを出力できるこ
とになり、処理スピードは早くて、より多くのインスト
ラクションを形成できるという効果がある。
【図１】本発明を実施したマイクロコンピュータのイン
ストラクションデコーダ部分の概略説明図。
ストラクションデコーダ部分の概略説明図。
【図２】そのインストラクションデコーダの書換え領域
に書換えデータを書き込むシステムのブロック図。
に書換えデータを書き込むシステムのブロック図。
【図３】本実施例による機能例を示す図。
【図４】従来例の概略説明図。
２ インストラクションデコーダ ３ 書換え不能領域 ４ 書換え可能領域 ６ プログラムＲＯＭ ７ 書き込みブロック
Claims (3)
- 【請求項１】インストラクションデコーダの少なくとも
一部を書換え可能なＲＯＭで構成したことを特徴とする
マイクロコンピュータ。 - 【請求項２】書換え命令を同一チップ内のＲＯＭにもつ
こと及び該ＲＯＭに存する書換えデータを前記インスト
ラクションデコーダに転写する手段を有することを特徴
とする請求項１に記載のマイクロコンピュータ。 - 【請求項３】書換え命令を外部のＲＯＭにもち、該ＲＯ
Ｍに存する書換えデータを前記インストラクションデコ
ーダに転写することを特徴とする請求項１に記載のマイ
クロコンピュータ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4167500A JPH0612253A (ja) | 1992-06-25 | 1992-06-25 | マイクロコンピュータ |
| US08/390,428 US5619714A (en) | 1992-06-25 | 1995-02-17 | Microcomputer having an instruction decoder with a fixed area and a rewritable area |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4167500A JPH0612253A (ja) | 1992-06-25 | 1992-06-25 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0612253A true JPH0612253A (ja) | 1994-01-21 |
Family
ID=15850840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4167500A Pending JPH0612253A (ja) | 1992-06-25 | 1992-06-25 | マイクロコンピュータ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5619714A (ja) |
| JP (1) | JPH0612253A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007004475A (ja) * | 2005-06-23 | 2007-01-11 | Fujitsu Ltd | プロセッサ及びプログラム実行方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19629130A1 (de) * | 1996-07-19 | 1998-05-14 | Philips Patentverwaltung | Signalprozessor |
| US20060101257A1 (en) * | 2004-09-07 | 2006-05-11 | Frans Sijstermans | System and method to provide a processor with dynamic instruction set and decoder |
| JP2006092158A (ja) * | 2004-09-22 | 2006-04-06 | Toshiba Corp | デジタル信号処理回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3987418A (en) * | 1974-10-30 | 1976-10-19 | Motorola, Inc. | Chip topography for MOS integrated circuitry microprocessor chip |
| US5097407A (en) * | 1986-08-08 | 1992-03-17 | Integrated Inference Machines | Artificial intelligence processor |
| GB2211638A (en) * | 1987-10-27 | 1989-07-05 | Ibm | Simd array processor |
| US5278786A (en) * | 1989-04-11 | 1994-01-11 | Mitsubishi Denki Kabushiki Kaisha | Non-volatile semiconductor memory device having an area responsive to writing allowance signal |
-
1992
- 1992-06-25 JP JP4167500A patent/JPH0612253A/ja active Pending
-
1995
- 1995-02-17 US US08/390,428 patent/US5619714A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007004475A (ja) * | 2005-06-23 | 2007-01-11 | Fujitsu Ltd | プロセッサ及びプログラム実行方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5619714A (en) | 1997-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0612253A (ja) | マイクロコンピュータ | |
| JPS5824954A (ja) | アドレス制御方式 | |
| JP2567134B2 (ja) | ビットフィールド論理演算処理装置およびそれを具備するモノリシックマイクロプロセッサ | |
| JPH0713758A (ja) | 命令デコード方法 | |
| JPS588011B2 (ja) | マイクロプログラムセイギヨホウシキ | |
| JPS62147545A (ja) | 情報処理装置における転送命令処理方式 | |
| JP3190945B2 (ja) | マイクロプログラム制御回路 | |
| JP2743947B2 (ja) | マイクロプログラム制御方式 | |
| JP2583614B2 (ja) | ベクトル演算装置 | |
| JPH0353321A (ja) | 情報処理装置 | |
| JPS6129940A (ja) | 演算装置 | |
| JPS59116856A (ja) | マイクロプログラム制御デ−タ処理方式 | |
| JPS62194545A (ja) | デ−タフロ−型計算機のプログラム書換装置 | |
| JPS60215247A (ja) | 演算処理装置 | |
| JPS62115541A (ja) | マイクロ命令分岐アドレス生成方式 | |
| JPS62125435A (ja) | マイクロプログラム制御方式 | |
| JPH08297583A (ja) | 割り込み処理装置およびその方法 | |
| JPH03235119A (ja) | 情報処理装置 | |
| JPH02105936A (ja) | データ処理装置 | |
| KR19990017020A (ko) | 마이크로 프로세서 제어회로 | |
| JPH0319570B2 (ja) | ||
| JPH03111935A (ja) | マイクロプログラム制御装置 | |
| JPS62221030A (ja) | マイクロプログラム制御方式 | |
| JPS62271143A (ja) | コ−プロセツサ | |
| JPH031234A (ja) | 情報処理装置 |