JPH0353321A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　要） 順序回路制御による処理部をマイクロプログラム制御化
するようにした情報処理装置に関し，マイクロプログラ
ム制御の処理部と順序回路制御の処理部とを備えた情報
処理装置において．両者の処理部をマイクロプログラム
制御で処理できるようにすることを目的とし 制御記憶部に格納されているマイクロプログラムをマイ
クロプログラム・シーケンス制御部で順次読み出し．そ
のマイクロ命令の内容を実ｊテするマイクロプログラム
制御の処理部と，所望する状態を順序回路に作成させる
順序回路制御の処理部とを備えた情報処理装置において
，マイクロ命令に当該マイクロ命令が実行されるべき処
理部を指示しておくと共に，上記順序回路の遷移する状
態に対応する状態値をそのまま定義した複数のマイクロ
命令をマイクロプログラムとして上記制御記憶部に格納
しておき．上記順序回路制御の処理部が制御記（ｇ部に
格納されているマイクロプログラムを実行し上記状態値
に対応した状態を生成するように構戒されている。

〔産業上の利用分野〕

本発明は順序回路制御による処理部をマイクロプログラ
ム制御化するようにした情報処理装置に関する。

５従来の技術〕 順序回路制御とマイクロプログラム制御との両者により
構威されている従来の情報処理装置は．第３図図示の構
戒で各処理が行われていた．すなわち情報処理装置内で
は．マイクロプログラム・シーケンス制御部２が出力す
るアドレスに基づき制御記憶部３に格納されている第４
図に示されたフォーマットのマクロ命令がマイクロ命令
レジスタ４にＩｌｌ，［（次読み出され，マイクロ命令
レジスタ４に設定されているマイクロ命令を処理部ｌが
取り込んでその解読を行い，その命令の内容を実行して
ゆくマイクロプログラム制御をそなえている．また処理
部５が主記憶装置７から読み出したマクロ命令を実行す
るべくワイヤード・ロジックで組立られた１幀序回路６
に対しその命令の内容の実行を命じ．順序回路６が命令
の内容に応した状態を順に作成してゆく順序回路制御が
行われ，各処理がそれぞれ実行されていた． なお，８はチャネル装置である。

（発明が解決しようとする課題〕 従来の様に順序回路制御による処理では，例えばマクロ
命令の途中で処理を中断し．その時の各部の状態を知る
エミュレーションを行うときなど．順序回路６内でその
状態値を保存すべきフリソブフロップ回路などの数が多
いため，処理を中断したときの順序回路６の各状態値を
一旦例えば主記憶装置７に退避させておくと共に工ξユ
レーション終了後は再開にそなえその復元を行う如き処
理が煩雑となっていた。

本発明は上記の点を解決することを目的としており．マ
イクロプログラム制御の処理部と１傾序回路制御の処理
部とを備えた情報処理装置において，両者の処理部をマ
イクロプログラム制御で処理できる悄報処理装置を提供
することを目的としている。

〔課題を解決するための手段〕

第１図（Ａ）は本発明の基本構戊図，第１図（Ｂ）は本
発明に用いられるマイクロ命令フォーマット図である． ５は処理部であり．以下に説明するマイクロプログラム
で制御されるもの．２ないし４．７は第４図図示のもの
と同一のものであり，そのときの機能を有する他．マイ
クロプログラム・シーケンス制御部２は処理部５で処理
されるべきマイクロ命令を制御記憶部３から読み出すた
めのアドレスを生戒する。なお当該マイクロ命令は第１
図（Ｂ）に後述する９＋１き特別のマイクロ命令である
．制御記憶部３には処理部５で実行されるべきマイクロ
命令のマイクロプログラムが格納されており．マイクロ
命令レジスタ４は制御記憶部３から読み出されたマイク
ロ命令を保持し．主記憶装置７は処理部５で実行される
べきプログラム等が格納されている． そして第１図（Ｂ）のマイクロ命令フォーマント図にお
いて．ＯＰ部２ｌには第４図図示のＯＰ部に替え当該処
理部５の指定を行った上でのＯＰ−コードが記述されて
おり５かつオペランド部２２には第４図図示のソース１
，ソース２及びディスティネーションに替え第３図の順
序回路６が遷移する状態に対応する状態値が定義付けら
れている．〔作　用〕 マイクロプログラム・シーケンス制御部２が出力するア
ドレスで制御記憶部３がアクセスされ．そのアドレス上
のマイクロ命令が読み出される。

この制御記憶部３から読み出されたマイクロ命令がマイ
クロ命令レジスタ４に設定されるが．当該マイクロ命令
のＯＰ部２１に処理部５が指定されているとき，当該処
理部５はこのマイクロ命令を解読し，その命令の内容を
実行する。このマイクロ命令の実行が終了したとき．マ
イクロプログラム・シーケンス制御部２は制御記４１部
３をアクセスし，制御記憶部３からマイクロ命令を読み
出す。

この様な処理が繰り返されることにより，第３図の順序
回路６で行われていたと同し状態が処理部５で実行され
る． 従って，従来の順序回路制徘による処理部５を変更せず
にマイクロプログラム制御化が可能となり．マクロ命令
の途中で処理を中断しエミュレーションが行われる場合
でも，中断時における制御記位部３のアドレスをそれぞ
れ管理しておき，マイクロプログラム・シーケンス制御
部２でこのアドレスをそれぞれ生成するだけで．再開が
容易に行える． （実施例） 第２図は本発明に係る情報処理装置の一実施例構成であ
る。

図中，２ないし５は第１図のものに対応し．１日は第３
図のものに対応している。

制御記憶部３には処理部ｌで実行されるマイクロプログ
ラムの他，処理部５で実行されるマイクロプログラムが
それぞれ格納されている。そしてこれらのマイクロプロ
グラムは第４図図示のマイクロ命令及び上記説明した第
１図（Ｂ）図示のマイクロ命令の構戊でそれぞれプログ
ラミングされている． 処理部１或いは処理部５は，マイクロプログラム・シー
ケンス制御部２が制御記憶部３をアクセスしマイクロ命
令レジスタ４に設定されたマイクロ命令のＯＰ部を見て
自分宛のマイクロ命令であるかどうかの判断を行う。マ
イクロ命令レジスタ４に設定されたマイクロ命令が例え
ば第１図（Ｂ）図示の構成で処理部５が指定されていた
ものとすると．処理部５は当該マイクロ命令を解読し．
その命令の内容を実行する。当該マイクロ命令のオペラ
ンド部２２には処理部５が次に実行すべきマイクロ命令
の制御記憶部３から読み出すアドレスが記述されている
ので，マイクロプログラム・シーケンス制御部２はこの
アドレスで制御記憶部３をアクセスし，マイクロ命令レ
ジスタ４には当該アドレス上に格納されていたマクロ命
令が設定される．処理部５はマイクロ命令レジスタ４に
設定されているマイクロ命令が自分宛のものであるとの
判断をし．その命令の内容を実行する，この様にして制
御記憶部３に格納されているマイクロプログラムを処理
部５が順次実行し．またマイクロプログラムには第４図
の順序回路６で行われる状態がマイクロ命令としてプロ
グラミングされているので．当該処理部５は順序回路６
が行う動作状態と全く同し動作処理を行う． なお．マイクロ命令レジスタ４に設定されたマイクロ命
令が第４図図示のものであるときには処理部ｌ宛のもの
であるので５従来と同様に当該処理部ｌがそのマイクロ
命令を解読し，その命令の内容を実行する。

〔発明の効果〕

以上説明した如く．本発明によれば．順序回路制御によ
る処理部を変更せずにマイクロプログラム制御が可龍と
なり．マクロ命令の途中で処理を中断しエミュレーソラ
ンが行われる場合でも．中断時における制御記憶部のア
ドレスを管理しておくだけで．エミュレーション終了後
の再開も容易に行え，かつ少ない物量でページフォルト
処理が可能となる。

【図面の簡単な説明】

第１図（Ａ）は本発明の基木構或図，第１図（Ｂ）は本
発明に用いられるマイクロ命令フォーマント図．第２図
は本発明に係る情報処理装置の一実施例構成，第３図は
従来の情報処理装置の構成図．第４図は従来の処理部に
用いられているマイクロ命令フォーマノト図を示してい
る。 図中，１は処理部．２はマイクロプログラム・シーケン
ス制御部．３は制御記ｔＩ部，４はマイクロ命令レジス
タ．５は処理部．６は順序回路，７は主記憶装置， ８はチャネル装置を表している。

Claims (1)

1. 【特許請求の範囲】 制御記憶部（３）に格納されているマイクロプログラム
   をマイクロプログラム・シーケンス制御部（２）で順次
   読み出しそのマイクロ命令の内容を実行するマイクロプ
   ログラム制御の処理部（１）と、所望する状態を順序回
   路により作成させる順序回路制御の処理部（５）とを備
   えた情報処理装置において、 マイクロ命令に当該マイクロ命令が実行されるべき処理
   部（５）を指定しておくと共に、上記順序回路の遷移す
   る状態に対応する状態値をそのまま定義した複数のマイ
   クロ命令をマイクロプログラムとして上記制御記憶部（
   ３）に格納しておき、上記順序回路制御の処理部（５）
   が制御記憶部（３）に格納されているマイクロプログラ
   ムを実行し上記状態値に対応した状態を生成するように
   したことを特徴とする情報処理装置。