SU1019492A1 - Буферное запоминающее устройство с самоконтролем - Google Patents

Abstract

БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее иакопитель, адресные входы которого подключены к выходам счётчика , a выходы соединены с входами выходного -регистра, и формирователь сигналов считывани , вход которого  вл етс  входом считывани  устройства , отличающеес  тем, что, с целью повшаени  надежности устройства, в него введены формирователь.единичных сигналов, формирователь нулевых сигналов, формирователи управл ющих сигналов, элемент ИЛИ, переключатель, дешифраторы и формирователь сигналов ошибки, причем первый и второй входы переключател  соединены соответственно с выходом фо{Як ировател  единичных сигнсшов и с выходом формировател  нулевых сигналов, a выходы подключены к информационным входам накопител , одни из выходов формирователей управл ющих сигналов соединены соответственно с входами управлени  записью накопител , с первым входрм элемента ИЛИ, с управл ющим входом формировател  сигналов с йибки и с третьим входом переключател  и управл ющими входами первого и второго дешифраторов , информационные входы которых подключены к выходам накопител , a выходы - к входам формировател  сигналов ошибки, выход которого соединен с первыми входами формирователей управл ющих сигналов, управл ющим входом формировател  сигналов считывани  и вторым входом элемента ИЛИ, выход которого подключен к входу счетчика, a третий вход элемента ИЛИ - к тактовому выходу формировател  сигналов считывани , информационный выход которого соединен с управл ющим входом выходного регистра и вторыми входами формирователей управл н5щих сигналов , третий вход и другие выходы которых  вл ютс  соответственно управл ющими входом и выходом разСО решени  записи устройства, инфор4 мационными входом и выходом разрешени  считывани  которого  вл ютс  соответственно четвертый вход переключател  и управл ющий выход формировател  сигналов считьюани .

Description

Изобретение относитс  к вычислительно  технике и может быть использовано при построении буферных запоминающих устройств, работающих по принципу Стек или по принципу Очередь.

Известно буферное запоминающее устройство с самоконтролем, содержащее регистр адреса, накопитель, регистр числа, блок контрол , дополнительный регистр, коммутатор, счетчик, дополнительный накопитель, дешифратор, блок управлени , формирватель кодов, шины адреса, вход устройства, выходную шину 1.

Недостатком этого устройства  вл етс  наличие дополнительного накопител , а также сложность.

Наиболее близким к изобретению по технической сущности  вл етс  буферное запоминающее устройство с самоконтролем, содержащее блок пам ти , датчик кода адреса, к выходам которого подключены входы дешифратора , регистры, св занные соответственно с входом и выходом пам ти, причем выходы регистров подсоединены к входам блока обнаружени  неисправных  чеек пам ти, выход которого подключен к входу датчика кода адреса 2.

Недостатком известного устройств  вл етс  низка  надежность вследствие того, что ойо требует записи в неисправную  чейку кода пробела, чтобы при считывании пропустить ее. В результате комбинаци  пробела исключаетс  из возможных и при считывании может по витьс  несоответствие между адресом выбррки и адресом , по которому записана инфор-. маци .

Целью изобретени   вл етс  повышение надежности устройства.

Поставленна  цель достигаетс  тем, что в буферное запоминан цее устройство с самоконтролем, содержащее накопитель, адресные входы которого подключены к выходам счет .4ика,- а выходы соединены с входами выходного регистра, и формирователь сигналов считывани , вход которого  вл етс  входом считывани  устройства , введены формирователь единичных сигналов, формирователь нулевых сигналов, формирователи управл ющих сигналов, элемент ИЛИ, переключатель , дешифраторы и формирователь сигналов ошибки, причем первый и второй входы переключател  соединены соответственно с выходом формировател  единичных сигналов и с выходом формировател  нулевых сигналов , а выходы подключены к информационным входам накопител , одни из выходов формирователей уп1 аш1Л ощих сигналов соединены соответственно с входами управлени  записью накпител , с первым входом элемента ИЛИ-, с управл ю1цим входом формировател  сигналов ошибки и с третьим входом переключател  и управл ювшми входами первого и второго дешифраторов , информационные входы которых подключены к выходам накопител  а выходы - к входам формировател  сигналов ошибки, выход которого соединен с первыми входами формирователей управл ющих сигналов, управл ющим входом формировател  сигналов считывани  и вторым входом элемента ИЛИ, выход которого подключен к входу счетчика, а третий вход элемента ИЛИ - к тактовому выходу формировател  сигналов считывани , информационный выход которого соединен с управл ющим входом выходного регистра и вторыми входами форQ мирователей управл ющих сигналов, третий вход и другие выходы которых  вл ютс  соответственно управл ющими входом и выходом разрешени  записи устройства, информационными входом и выходом разрешени  считывани  которого  вл ютс  соответственно четвертый вход переключател  и управл ющий выход формировател  сигналов считывани .

На фиг. 1 приведена структурна  схема предложенного устройства; а на фиг. 2 - временна  диаграмма, иллюстрирующа  работу устройства.

5 Предложенное устройство содержит накопитель 1, переключатель 2, формирователь 3 единичных сигналов, предназначенный дл  формировани  кода единиц, формирователь 4 нулевых сигналов, предназначенный дл  формировани  кода Нул , элемент ИЛИ 5, счетчик б, выходной регистр 7, первый 8 и второй 9 дешифраторы , формирователь 10 сигналов

С ошибки, формирователи 11 управл ющих сигналов и формирователь 12 сигналов считывани , информационные вход 13 и выход 14, вход 15 записи, вход 16 считывани , выход 17 разрешени  записи и выход 18 разрешени  считывани  (фиг. 17, сигналы 19 считывани , поступающие на вход считывани , сигналы 2Q на выходе формировател  нулевых сигналов, сигналы ;21 на выходе формировател  единичных сигналов, сигналы 22 контрол  и сигналы 23 записи, поступающие с выходов формирователей управл ющих сигналов соответственно на управл ющие входы формировател  сигналов ошибки и дешифраторов и на

вход управлени  записью накопител , сигнал 24 ошибки на выходе формировател  сигналов ошибки и сигнал 25 разрешени  записи на выходе разрешени  записи ( фиг. 2).

Накопитель может быть выполнен на ферритовых нли на полупроводниковых элементах пам ти.

Устройство работает следующим образом.

В цикле записи сигнал записи по, входу15 фиг. 1) передаетс .на формирователи 11, которые формируют сигналы управлени  переключателем 2 и сигналы 23 (фиг.2 ) записи в накопителе 1, В первом такте nepe клкнатель 2 подает на информационные входы накопител  1 нулевые сигналы 20 (т.е. код. Нул ) из формировател  4. Эта информаци  записываетс  по адресу, определ емому счетчиком 6. Затем эта информаци , считываетс  из накопител  1 и поступает на дешифратор 9. Формирователи 11формируют сигнал 22 контрол , который подаетс  на дешифратор 9 и формирователь 10. В следуквдем такте переключатель 2 подает на информационные входы накопител  1 сигнал 21 с выхода формировател  3 ( код Единица, который записываетс  в ту же  чейку пам ти накопител  1, а затем считываетс  из накопител  1 и поступает на дешифратор 8. Формирователи 11 формируют еще один сигнал 22, который подаетс  на дешифратор 8.и формирователь 10. Если  чейка неисправна, т.е. имеет место хот  бы один переход единицы в нуль или нул  в единицу, формирователь 10 вырабатывает сигнал 24 ошибки, который подаетс  через элемент ИЛИ 5 на счётчик б , увеличива  его на единицу. Этим самым достигаетс  пропуск неисправной  чейки пам ти накопител  1. Этот же сигнал поступа  на вход формирователей 11, инициирует нбвый цикл проверки следунлцей  чейки. Если же  чейка оказалась испрайной, т.е. сигнал 24 ошибки формирователем 10 не сформирован , то формирователи 11 переключают переключатель 2 и информаци

с входа 13 записываетс  в предварительно проверенную  чейку пам ти накопител  1. Счетчик 6 увеличивает свое содержимое на единицу, а на выходе 17 по вл етс  сигнал 25, 5 который разрешает запись очередной информации в устройство.

В цикле считывани  сигнал 19 считывани  с входа 16 поступает на формирователь 12 и далее на форo мироватеЛи 11. Инфор  аци  из накопител  1 по адресу, определённому сметчиком 6, считываетс  в регистр 7, а затем начинаетс  процедура тестировани   чейки пам ти накопи5 , аналогична  циклу записи.

В случае, если  чейка пам ти исправ , на, формирователь 12 формирует сигнал , поступающий на выход 18, указыва  тем самым, что информаци  на выходах регистра 7 истинна . Если

0 при тестировании  чейки пам ти накопител  1 формирователь 10 выработал сигнал 24 ошибки, то формирователь 12 не фиксирует сигнал разрешени  считывани , содержимое счетчика 6 измен етс  (увеличивает с  на единицу, если форма организации пам ти Очередь, или уменьшаетс  на единицу, если форма организации пам ти Стек). Цикл считывани 

0 повтор етс  с вновь выбранной  чейкой пам ти накопител  1.

Таким образом, предлагаемое устройство позвол ет, использовать накопитель 1, в котором вышли из стро 

5 несколько  чеек пам ти, путем обхода неисправных  чеек, что особенно важно дл  устройств, в которых затруднен или невозможен доступ дл  ремонта , за счет чего повышаетс  на0 дежность работы устройств, вьтолненных на ферритовых или полупроводниковых элементах пам ти.

Технико-экономическое преимущество предложенного устройствазаключаетс  в его более высокой надежнос5 ти по сравнению с известным.

гг

п

п п

IIп п п п

ги

д

Claims (1)

1. БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержащее накопитель, адресные Входы которого подключены к выходам счётчика, а выходы соединены с входами выходного регистра, и формирователь сигналов считывания, вход которого является входом считывания устройства, отличающееся тем, что, с целью повышения надежности устройства, в него введены формирователь.единичных сигналов, формирователь нулевых сигналов, формирователи управляющих сигналов, элемент ИЛИ, переключатель, дешифраторы и формирователь сигналов ошибки, причем первый и второй входы переключателя соединены соответственно с выходом формирователя единичных сигналов и с выходом формирователя нулевых сигналов, а выхода подключены к информацион ным входам накопителя, одни из выходов формирователей управляющих сигналов соединены соответственно с входами управления записью накопителя, с первым входрм элемента ИЛИ, с управляющим входом формирователя сигналов ошибки и с третьим входом переключателя и управляющими входами первого и второго дешифраторов, информационные входа которых подключены к выходам накопителя, а выходы - к входам формирователя сигналов ошибки, выход которого соединен с первыми входами формирователей управляющих сигналов, управляющим входом формирователя сигналов считывания и вторым входом элемента ИЛИ, выход которого подключен к входу счетчика, а третий вход элемента ИЛИ - к тактовому выходу формирователя сигналов считывания, информационный выход которого соединен с управляющим входом выходного регистра и вторыми входами формирователей управляющих сигналов, третий вход и другие выхода которых являются соответственно управляющими входом и выходом разрешения записи устройства, информационными входом и выходом разрешения считывания которого являются соответственно четвертый вход переключателя и управляющий выход формирователя сигналов считывания.