SU1392594A1

SU1392594A1 - Одноразр дное стековое запоминающее устройство

Info

Publication number: SU1392594A1
Application number: SU864126338A
Authority: SU
Inventors: Владимир Сергеевич Князьков; Тамара Викторовна Волченская; Сергей Евгеньевич Раевский; Владимир Николаевич Егоров
Original assignee: Северо-Западный Заочный Политехнический Институт
Priority date: 1986-06-11
Filing date: 1986-06-11
Publication date: 1988-04-30

Abstract

Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении специализированных устройств дл упор доченного хранени и выдачи информации по безадресному принципу. Целью изобретени вл етс повышение надежности устройства. Устройство содержит информационные элементы 1 пам ти , блоки 2 коммутации, управл ю

Description

г

О)

щие элементы 3 пам ти, элемент 4 задержки . Диагностику работоспособности устройства возможно выполнить посредством выполнени операций последовательной записи и контрольного считывани текстовой информации в (из) элементы(ов) пам ти. При обнаружении неисправного элемента пам ти или управл ющего элемента пам ти (т.е. при несовпадении записываемой контрольной информации и считываемой из устройства) дл восстановлени работоспособности устройства выполн ет второй режим. 4 ил.

1

Изобретение относитс к автоматике и вычислительной технике и может быть использовано при построении специализированных устройств дл упор доченного хранени и выдачи информации по безадресному принципу.

Целью изобретени вл етс повышение надежности устройства.

На фиг.I изображена блок-схема од норазр дного стекового запоминающего устройства; на фиг.2 и 3 - внутренние переключени блоков коммутации; на фиг.А - пример реализации блока 2 коммутации.

Устройство содержит информационные элементы 1 пам ти, блоки 2 коммутации , управл ющее элементы 3 пам ти элемент А задержки, информационный вход 5, вход 6 установки, йход 7 сиг налов записи, выход 8 сигналов записи , выходы 9 управлени чтением, выходы 10 управлени записью , входы I1 управлени коммутацией, информационный выход 12 и вход 13 дополнительного питани .

Устройство работает следующим образом . ,

Из всего массива пам ти запоминающего устройства в каждый момент времени используетс только информаци , .расположенна на границе свободной и зан той зон.

Запись информации в стек.

Допустим, в I,2,...,(i-2) элементах 1 пам ти устройства записана информаци , т.е. в соответствующие управл ющие элементы 3 пам ти записаны 1. Таким образом, подготовлена воз

можность записи в (1-1)-й элемент 1 пам ти. Запись информации в пам ть осуществл етс с входа 5 по сигналу на входе 7. Ппсле того, как записана информаци , в соответствующий упр и0

5

0

5

0

5

0

л ющий элемент 3 пам ти заноситс 1, котора показывает, что данное слово пам ти зан то информацией. При записи информации в первый элемент стека сигнал на разрещение записи выставл етс на выходе 8.

Чтение информации из стека.

Допустим, с первого по (i-l)-e слово стека зан ты информацией, во все управл ющие элементы пам ти записана 1. Чтение информации осуществл етс в два такта. Сначала считьша- етс информаци , а затем происходит гашение информации как в информационной части стека, так и в управл ющих элементах пам ти. На выходы 5 подаетс разрешающий сигнал управлени считьшанием информации. Выходна информаци считьгоаетс с выхода 12. После того, как информаци считана, на вход 6 поступает сигнал чтени , по которому обнул етс считанный элемент пам ти. Блоки 2 коммутации при записи и считывании информации не измен ют характер управл ющих сигналов .

Дл восстановлени работоспособности устройства при выходе одного или несколько элементов пам ти из стро достаточно исключить выполнение операций записи и считывани информации в неисправный элемент пам ти . Дл этого в предлагаемом устройстве достаточно подать сигнал на вход 11. При этом происходит переключение внутри блока 2 коммутации согласно фиг.4.

Блок 2 коммутации состоит из трех элементов И 14 - 16, трех мультиплексоров 17 - 19, элемента НЕ 20, перемычки 21 и транзистора 22.

Устройство работает в двух режимах следующим образом.

В первом режиме информаци подаетс с входа 2-3 на выход 2-3 , с входа 2-4 на выход 2-4, с входа 2-5 на выход 2-5, с входа 2-6 на выход 2-6, элементы И 14-16 открыты на базу транзистора 22 и вход элемента НЕ 20, на выходе которого посто нно находитс О.

Во втором режиме, т.е. при выходе из стро элемента пам ти, на вход 13 подаетс отрицательный потенциал от дополнительного источника питани , перемычка 2 перегорает и снимает 1 с входа элементов И 14-16. Мультиплексоры 17-19 переключают цепь с входа 2-1 на выход 2-4 , с входа 2-2 на выход 2-5 и с входа 2-6 на выход 2-3 . Этим переключением достигаетс то, что при записи и считывании информации обращение производитс к следующему или предыдущему элементу пам ти.

Диагностику работоспособности устройства возможно выполн ть посредством выполнени операций последовательной записи и контрольного считывани текстовой информации в (из) элементы(ов) пам ти. При обнаружении неисправного элемента пам ти или управл ющего элемента пам ти (т.е. при несовпадении записываемой контрольной информации и считываемой из устройства) дл восстановлени работоспособности устройства выполн етс второй режим.

Claims

Формула изобретени

Одноразр дное стековое запоминающее устройство, содержащее информационные элементы пам ти, управл ющие элементы пам ти, элемент задержки, вход которого подключен к первым вхо дам информационных и управл ющих эле ментов пам ти и вл етс входом сигнала записи устройства, вторые входы информационных элементов пам ти вл ютс входами управлени записью устройства, третьи входы информациоН ных элементов пам ти объединены и в л ютс информационным входом устройства , четвертые входы информационных элементов пам ти и вторые входы управл ю1цих элементов пам ти объединены и вл ютс входом установки уст ройства, входы информационных элементов пам ти вл ютс выходами управлени чтением устройства, выход

10

15

20

25

30

35

40

45

50

55

элемента задержки подключен к третьим входам управл ющих элементов пам ти и вл етс выходом сигнала записи устройства, выходы информационных элементов пам ти объединены и вл ютс информационным выходом устройства , отличающеес тем, что, с целью повыщени надежности, оно содержит последовательно соединенные блоки коммутации, причем первый и второй информационные входы каждого последующего блока коммутации подключены соответственно к четвертому и п тому выходам предыдущего блока коммутации, третьи информационные входы блоков коммутации, кроме первого блока коммутации, подключены к первым выходам и к п тым входам соответствующих управл ющих элементов пам ти, четвертые информационные входы блоков коммутации, кроме первого блока коммутации, подключены к вторым выходам и щестым входам соответствующих управл ющих элементов пам ти , п тые информационные входы блоков коммутации, кроме первого блока коммутации, подключены к третьим выходам соответствующих управл ющих элементов пам ти, первые и вторые выходы блоков коммутации, кроме первого блока коммутации, подключены соответственно к восьмым и седьмым входам соответствующих управл ющих элементов пам ти, третий информационный вход первого блока коммутации подключен к четвертому информационному входу первого блока коммутации, к первому выходу и п тому информационному выходу соответствующ его управл ющего элемента пам ти, п тый информационный вход первого блока коммутации подключен к второму выходу соответствующего управл ющего элемента пам ти, шестой выход первого блока коммутации подключен к четвертому входу соответствующего управл ющего элемента пам ти, третьи выходы блоков коммутации подключены к п тым входам соответствующих информационных элементов пам ти, шестые информационные входы блоков коммутации подключены к вторым входам соответствующим информационных элементов пам ти, восьмые входы блоков коммутации вл ютс входами управлени коммутацией устройства , седьмые входы блоков коммутации объединены и вл ютс входом дополнительного питани .

2-7

2-7

Фм.2

I8

. 4