SU830587A1 - Запоминающее устройство с самоконтролем - Google Patents
Запоминающее устройство с самоконтролем Download PDFInfo
- Publication number
- SU830587A1 SU830587A1 SU792792627A SU2792627A SU830587A1 SU 830587 A1 SU830587 A1 SU 830587A1 SU 792792627 A SU792792627 A SU 792792627A SU 2792627 A SU2792627 A SU 2792627A SU 830587 A1 SU830587 A1 SU 830587A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- outputs
- register
- logical
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Description
I
Изобретение относитс к вычислительной технике, .в частности к запоминающим устройствам (ЗУ), выполненным нз полупроводниковых элементах .
Изв-scTHo устройство, содержащее накопитель, адресный блок и блок формировани данных,подключенные к блоку управлени , счетчик, регистры и блок сравнени TlJ.
Недостатком данного устройства вл етс невозможность проверки исправности электронного обрамлени Наиболее близким техническим ре1аением к изобретению вл етс запоминающее устройство, содержащее бло пам ти, соответствующие входы которого соединены с выходами дешифратора-адреса и регистра ввода, а выходы - со входами регистра вывода, выходы которого соединены со входами блока контрол , выход блока контрол подключен ко входу генератора тактовых импульсов, выход которого
подключен ко входу счетчика адреса, выходы счетчика адреса соединены с соответствун цими входами дешифратора адреса. После предварительной записи тестон логического О или логической 1 производитс считывание информации с р да запоминающих чеек и ее контроль на схемах совпадени JJ2..
Однако така структура ЗУ не позвол ет определить неисправность электронного -обрамлени запоминающих злементов - дешифраторов адреса, что может привести к неправильному функционированию ЗУ в целом. В то же врем дл проверки ЗУ требуютс специальные схемы совпадени , отвечающие данным логическим уровн м, считываемым с р да запоминающих элементов, что усложн ет устройство в целом и снижает его надежность.
Claims (2)
- Цель изобретени - повышение надежности устройства. Поставленна цель достигаетс тем, что в устройство введены блок формировани тестовых кодов, вход которого соединен с выходом генератора тактовых импульсов, а выход со входом регистра ввода. При этом блок формировани тесто вых кодов вьпюлнен на триггере Т, На чертеже представлена структур на схема предлагаемого устройства. Устройство содержит регистр I ввода, блок. 2 пам ти, регистр 3 вывода , дешифратор 4 адреса, счетчик 5 адреса, генератор 6 тактовых импульсов , блок 7 контрол , блок формироваьчт тестовых кодов, выполненр;Ый Tia Т-триггере 8, ьтана 9 уста новки ., щииа 10 установки О. Устройство работает следуюсдам образ о NT, В режиме контрол на шины 9 и 10 ycTanoBiaf 1 ,i О поступают в прот вофкзс логические сигналы, Б зависимости от комбинации фаз на шиьгах 9 и 10 на вы-ходе Т-триггера 8 устана вликаетс сигнал логической или логлчес}сого , который при работе 1-еиератора 6 тактовых импульсов записываетс в блок 2 пам ти. При одновременном поступлении сиг налов логической Г на шины 9 и 10 разрешаетс работа Т-триггера 8 по сче ному/ входу е. В этом случае при работе генератора, в блок 2 пам ти поочередно, байта ш записываютс сигналылогической 1 и логического О. Проверка исправности блока пам ти осуп ествл етс путем считывани контрольных тестов при помощи блока 7 контрол на четное число одноуровневых символов в байте. При обнаружении ошибки сигнал с выхода блока 7 контрол блокирует работу генератора тактовых импульсов. Предлагаемое запоминающее устройство имеет преимущества перед из4 вестным в том, что исключаютс схемы совпадени , определ ю цие соответствие считываемых сигналов уровн м логического О или логической J, осуществл етс возможность контрол встроенных в блок пам ти дешифраторов адресов. При этом проверка блока пам ти производитс при помощи стандартного устройства контрол по модулю два. Формула изобретени 1.Запоминающее устройство с самоконтролем , содержащее блок пам ти , соответствующие входы которого соединены с выходами дешифратора адреса и регистра ввода, а выходы - со входами регистра вывода, выходы которого соединены со входами блока контрол , выход блока контрол подключен ко входу генератора тактовых импульсов , выход которого подключен ко входу счетчика адреса, выходы счетчика адреса соединены с соответствующими входами дешифрптора адреса, отличающ е е с тем, что, с цел1 повышени надежности устройства, оно содержит блок формировани тестовых кодов, вход которого соединен с выходом гейератора тактовых импульсов , а выход - со входом регистра ввода. 2.Устройство по п. 1, отличающеес тем ,что блок формировани тестовых кодов выполнен на триггере Т. - . Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 601762, кл. G 11 С 29/00, 1976.
- 2.Патент США № 4055754, кл. 235-302, опублик. 1977 (прототип ) .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792792627A SU830587A1 (ru) | 1979-07-09 | 1979-07-09 | Запоминающее устройство с самоконтролем |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU792792627A SU830587A1 (ru) | 1979-07-09 | 1979-07-09 | Запоминающее устройство с самоконтролем |
Publications (1)
Publication Number | Publication Date |
---|---|
SU830587A1 true SU830587A1 (ru) | 1981-05-15 |
Family
ID=20839072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU792792627A SU830587A1 (ru) | 1979-07-09 | 1979-07-09 | Запоминающее устройство с самоконтролем |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU830587A1 (ru) |
-
1979
- 1979-07-09 SU SU792792627A patent/SU830587A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU830587A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1040526A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1483494A2 (ru) | Запоминающее устройство с обнаружением ошибок | |
SU1215137A1 (ru) | Запоминающее устройство с коррекцией информации | |
SU452860A1 (ru) | Запоминающее устройство с автономным контролем | |
SU1247871A1 (ru) | Микропрограммное устройство управлени с самоконтролем | |
SU1317484A1 (ru) | Запоминающее устройство с коррекцией ошибок | |
SU1010651A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1644233A1 (ru) | Оперативное запоминающее устройство с коррекцией ошибок | |
SU1374284A1 (ru) | Запоминающее устройство с самоконтролем | |
SU970481A1 (ru) | Устройство дл контрол блоков пам ти | |
SU769640A1 (ru) | Устройство дл контрол посто нной пам ти | |
SU920845A1 (ru) | Запоминающее устройство с исправлением ошибок | |
SU824319A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1587600A2 (ru) | Динамическое запоминающее устройство с коррекцией ошибок | |
SU1019492A1 (ru) | Буферное запоминающее устройство с самоконтролем | |
SU767845A1 (ru) | Запоминающее устройство с самоконтролем | |
SU970480A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1310904A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1332386A1 (ru) | Оперативное запоминающее устройство с самоконтролем | |
SU1249594A1 (ru) | Запоминающее устройство | |
SU855739A1 (ru) | Оперативное запоминающее устройство с автономным контролем | |
SU1709396A1 (ru) | Оперативное запоминающее устройство с коррекцией ошибок | |
SU411639A1 (ru) | ||
SU883976A2 (ru) | Запоминающее устройство с самоконтролем |