SU1709396A1 - Оперативное запоминающее устройство с коррекцией ошибок - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, а именно к запоминающим устройствам со встроенной коррекциейошибок, и может быть использовано при создании интегральных схем. Целью изо бретени   вл етс  упрощение контрол  устройства. Устройство содержит накопитель.- формирователь контрольных разр дов, формирователь синдрома, дешифратор, блок управл емых инверторов, первый и второй мультиплексоры. Цель изобретени  достигаетс  за счет возможности непосредственной проверки избыточной части накопител  и исключени , отдельных циклов имитации ошибок в режимах записи дл  проверки схем коррекции, а также за счет совмещени  в режиме считывани  вывода на информационные выходы устройства контрольных разр дов и разр дов синдрома. 1 ил.Изобретение относитс  к вычислительной технике, а именно к запоминающим устройствам со встроенной коррекцией ошибок, и может быть использовано при создании интегральных схем.Целью изобретени   вл етс  упрощение контрол  устройства.На чертеже представлена структурна  схема оперативного запоминающего устройства с коррекцией ошибок.Устройство содержит накопитель 1, первый мультиплексор 2, формирователь 3 контрольных разр дов, блок 4 управл емых инверторов, формирователь синдрома 5, входы 6 управлени  накопителем, информационные входы 7 и 8 первой и второй групп, первый 9 и второй 10 управл ющие входы, информационные выходы 11, дешифратор 12 и второй мультиплексор 13.Устройство .работает следующим образом.Выбор режима работы устройства осуществл етс  с помощью управл ющих сигналов с входов 9 и 10, а также с помощью сигнала "Запись/Считывание", поступающего на один из входов 6 устройства.Основные (рабочие) режимы работы устройства выбираютс  при установке на вХо- дах 10 и 9, положим, сигналов логической "1" и "О" соответственно! В этом случае при записи в накопитель 1 занос тс  данные со входов 7 и 8, а также биты контрольных разр дов, сигналы которых снимаютс  с выходов формировател  3. Положим также, что входное слово имеет восемь информационных разр дов и, следовательно, при использовании кодов Хзмминга число формируемых контрольных разр дов равно 4. При этом разбиение ворьми- входных информационных 'шин на входы 7 и 8 двух равных групп осуществл етс  произвольным образом.*слсVJ о о со ю о

Description

В рабочем.режиме считывани  второй мультиплексор 13 пропускает на информационные входы блока 4 управл емых инверторов сигналы информационных разр дов считанного из накопител  1 слова. При этом расшифровка кода синдрома дeuJифpaтoром 12 разрешена, и поэтому блоки 4, 5, 12 обеспечивают исправление возможных однократных ошибок в счмта ;ных из накопител  словах данных.

Помимо основного режима работы, устройство может работать во вспомогательных режимах, обеспечивающих вы вление устройств, имеющих скрытые дефекты. Вспомогательные режимы работы, используемые па этапе,тестировани  ОЗУ, включ.эют процедуры проверки работоспособности ЭП хранени  информационных и контрольных разр дов накопител  1, а также совокупности схем коррекции ошибок.

Е режиме проверки ЭП хранени  информационных разр дов на входах 9 и 10 поддержива1ртс  сигналы логического О. Поэтому G режиме считывани  на выходы мультиплексора 2 сигналы riocTynaiOT с выходов информационных разр дов накопител  1. и, поскольку коррекци  ошибок не про вводитс , эти же сигналы присутствуют и нз шинах информационных выходов 11 устройстса.

Другим вспомогательным режимом работы г;редложенного устройства  вл етс  режим проверки ЭП хранени  контрольных разр дов В отличие от устройства-прототипа , информаци  в ЭП контрольных разр дов накопител  1 записываетс  непосредстпен ю с внешних выходов ОЗУ (в устройстве-прототипе запись г формации и ЭП контрольных разр дов всегда осущест (зп лась с выходов формировател  контрольных разр дов). Это обеспечиваетс  установкой на входе 9 сигнала уровн  логической 1 и пропуском через первый мультмплексор 13 сигналов со входов 7 устройства. Если затем устройство переводитс  в режим считывани , то при отсутствии коррекции ошибок (сигналов логического О на входе 10) через второй мультиплексор 2 на информационные входы блока 4 управл емых инверторов поступают 4-разр дный код контрольных разр дов слова и 4-разр дный код синдрома. Так как сигнал на входе 10 переводит все выходные сигналы дешифратора 12 в состо ние О, то блок 4 уп,1авл емых инверторов пропускает на вых:.ды устройства 11 сигналы с выходов мультиплексора 2 без изменени . Т.е. при такой последовательности циклов работы ОЗУ производитс  пр ма  проверка работоспособности ЭП контрольных разр дов

накопител  1, что делает их проверку аналогичной проверке ЭП информационных разр дов . Следовательно, не требуетс  изменени  программных средств внешнего

устройства контрол .

Вместе с тем пр мое занесение информации со входов ОЗУ в ЭП контрольных разр дов позвол ет исключить режим (а следовательно, и технические средства)

принудительной генерации ошибок дл  проверки работоспособности схем коррекции ошибок. Действительно, при занесении в ЭП контрольных разр дов кодов с информационных входов 7, а в ЭП информационных

разр дов-кодов со входов 7 и 8 возникает несоответствие между информационными и контрольными разр дами записанных в накопитель 1 слов( несоответствием понимаетс  то, что контрольные разр ды,

записанные в накопитель 1, не соответствует тем, которые были бы получены по информационным разр дам входов 7 и -8 с помощью формировател  3 .контрольных разр дов. Следовательно, при считывании

таких слов из накопител  1 на выходах формировател  синдрома 5 будут присутствовать ненулевые коды. Т.е. путем анализа выводимых вместе с контрольными разр дами через второй мультиплексор 2 кодов

(дрома можно сделать вывод о работоспособности формировател  синдрома 5. который в сравнении с другими блоками 4 и 12,  вл етс  наиболее сложной схемой. Если же.возникает необходимость в проверке

дешифратора синдрома 12 и блока 4 ynpaat

л емых инверторов, то после занесени  в

накопитель 1 ошибочной комбинации

информационных и контрольных разр дов

сигнал на входе 10 следует перевести в

состо ние логической 1 (включение коррекции ошибок) и по тому, какие изменени  претерпевает считанное из к акопител  1 информационное слово на выходах 11, делают вывод о работоспособности схем коррекции ошибок.

Таким образом, технико-экономическое преимущество устройства заключаетс  в упрощении контрол  ОЗУ, что достигаетс  за счет пр мой проверки ЭП хранени  контрольных разр дов, исключени  отдельных циклов генерации ошибок в режимах записи дл  проверки схем коррекции ошибок и совмещени  Q режиме считывани  проверки ЭП контрольных разр дов и блока формированм  синдрома.

Claims (1)

1. Формула изобретени  Оперативное запоминающее устройство с коррекцией ошибок, содержащее формирователь контрольных разр дов, входы

   которого  вл ютс информационными входами первой и второй групп устройства, накопитель , адресные и управл ющие Bxoti,bi которого  вл ютс  входами управлени  накопителем устройства, выходы информационных и контрольных разр дов накопител  подключены к входам формировател  синдрома, выходы которого соединены с информационными входами дешифратора, выходы которого подключены к упраг ллющим входам блока управл емых инверторов. выходы которого  вл ютс  информационными выходами устройства, а сигнальные входы соединены с выходами первого мультиплексора , информационные входы первого канала которого подключены к выходам информационных разр дов накопител , информационные входы первой группы второго канала первого мультиплексора соединены с выходами контрольных разр дов накопител , а управл ющий вход первого мультиплексора  вл етс  первым управл ющим входом устройства, отличающеес  тем, что, с целью упрощени  контрол  устройства, в него введен второй

   мультиплексор, примем выходы формировател  синдрома подключены к информационным входам второй группы оторого канзла первого мультиплексора, управл ющий эход rvovcporo соединен с управл ю .ui-iM входом sTuparo мультиплексору, и,-(фопмзц 1онмы::. входы первой и второй групп которого подключзны соответственно к выходам форми; овагел  контрольных разр дов и к инфop iau-lOнным входам второй

   группы устройства, входы информационных и контрольных разр дов накопител  соединены соответственно с информационными входами устройства с выходами .т -орого мультиплексора, управл ющий входдешмфратора  вл етс  вторым управл ющим ЕЗХОдом устройства.

   А 11

   .