SU964736A1 - Запоминающее устройство с исправлением ошибок - Google Patents

Description

Изобретение относитс  к запоминающим устройствам и может быть использовано при создании систем пам ти на базе интегральных микросхем пам ти (ИМП) со словарной организацией.

Известно запоминающее устройство с исправлением ошибок, в котором дл  автоматического исправлени  ошибок, возникаю дих из-за отказов HNm, подлежащие хранению данные кодируютс  с помощью кодов, исправл ющих ошибки. Устройство содержит избыточные, разр да кодирующие и декодирующие блоки ,Г1.

Однако .в этом устройстве число избыточных разр дов, необходимых дл  исправлени  ошибок в слове, велико и высока сложность кодирующих и декодирующих блоков.

Наиболее близким по технической сущности к пре.алагаемому изобретению  вл етс  запоминающее устройство, содержащее накопитель, первые входы которого соединены с выходами адресного блока, вторые входы накопител  соеди-нены с выходами блока записи, первые, вторые, третьи и четвертый входы блока записи соединены соответственно с шинами записи информации и входами блока кодировани , с выходами блока.

кодировани , с инверсными выходами первого регистра и с выходами элемента ИЛИ, входы первого регистра соединены с выходами накопител , входами блока вычислени  синдрома и первыми входами блока сравнени , вторые входы блока сравнени  соединены с пр мыми выходами первого регистра и с. первыми входами корректирующих суммато10 ров по модулю два, выходы блока вычислени  синдрома соединены с входами регистра) выходами соединенного с входами элемента ИЛИ. Устройство позвол ет производить коррекцию з.авших разр дов при использовании помехоустойчивого кода С2.

Однако известное устройство требует большое число дополнительных разр дов элементов пам ти при коррекции

20 четырех или восьми отказов в слове, а также требует сложных кодирующих и декодирующих схем

Целью изобретени   вл етс  -повышение надежности устройства.

25

Claims (2)

1. Поставленна  цель достигаетс  тем, что в запоминающее устройство с исправлением ошибок, содержащее адресный блок, накопитель, блок записи, первый и второй регистры числа, блок кодировани , схему сравнени , форми3D рователь проверочных сигналов, сумматоры по модулю два и элемент ИЛИ, причем входы накопител  подключены к выходам адресного блока и блока за си, входов которого и входь блока к одировани  объединены и  вл Ютс  одними извходов устройства, а другие входы блока записи соединены сортветственно с выходами блока коди ровани  И- элементов ИЛИ и инверсными выходами первого регистра числа, пр  мые выходы которого подключены к одним из входов схемы сравнени  и к пе вым входам сумматоров по модулю два выходы накопител  соединены с входами первого регистра числа, другими входами схемы сравнени  и входами формировател  проверочных сигналов, выходы которого подключены к входам второго регистра числа, выходы которого соединены с входами элемента ИЛИ, введены элементы И и элементы И-НЕ, входы которых подключены к выходам схемы сравнени , а выходы соединены с первьми входами элементов И, вторые входы которых подключены к выходам второго регистра числа, третьи входы - к ВЫХОДУ элемента ИЛИ а выходы элементов И соединены с вто рыми входами сумматоров по модулю два. На чертеже изображена структурна  схема запоминающего устройства. Запоминающее устройство содержит адресный блок 1, соединенный адресными шинами 2- с первыми входами накопител  3. Вторые входы накопител  соединены с выходами 4 блока 5 записи . Входы блока 5 записи соединены соответственно с -шинами б записи и входами блока 7 кодировани , с выходами 8 блока 7 кодировани , с инверс нымй выходами 9 первого регистра 10, числа с выходом 11 элемента ИЛИ 12 и входами элементов И 13. Входы реги ра 10 соединены с выходами -накопител  14, входами формировател  15 проверочных сигналов и одними из входов схемы 16 сравнени . Другие входы схемы 16 сравнени  соединены с пр млми выходами 17 регистра 10 и с первыми входами корректирующих сумматоров 18 по модулю два. Выходы фор мировател  15 соединены с входами 19 второго регистра 20 числа, выходами соединенного с входами 21 элемента ИЛИ 12 и одними из входов элементов И 13. Другие входы элементов И 13 соединены с выходами 22 элементов 23. Входы элементов И-НЕ соединены с выходами 24 схемы 16 сравнени . Выходы элементов И 13 соединены с вторыми входами 25 сумматоров 18 .по модулю два. Выходы 26 сумматоров 18  вл ютс  выходами устройства. Блоки 7 кодировани  и формировател  15 состо т из сумматоров по модулю два. Блок 5 записи разрешает запись ШГформации в накопитель 3 или с шин записи 6 или с инверсных выходов 9 регистра 10 и. может быть реализован на элементах 2-2И-2ИЛИ. . В режиме записи информации устройство работает следующим образом. Двоичное кодовое слово А длины k + Ь, первые k bn. разр дов которого  вл ютс  информационными, а последние b разр дов контрольными, помещаетс .в накопитель 3 по адресу, поступающему из адресного блока 1. В блоке 7 кодировани  происходит вычисление контрольных; символов- путем суммировани  по модулю два блоков по Ь разр дов в каждом. П ри м е р 1. Пусть k 16, ,b 4 , тогда n т r т.е. при построении накопител  с длиной слова в 16 ,разр дов используетс  четыре ИМП с четырьм  шин-ами записи-считывани  кажда  и пусть в накопитель записываетс  инфо)рмаци  10001100 О О 1 О 11 1 li Тогда в контрольные разр ды записываетс  информаци  100 1, т.е. в накопитель заноситс  слово 1 О О О 1100 .0010 1111 1001. В режиме считывани  информации выходные данные подаютс  на формирователь 15 и одновременно записываютс  в регистр 10. Формирователем 15 вырабатываетс  признак (синдром), записываемый во второй регистр 20, которыйравен нулю, .если ошибок нет, и не равен нулю в противном случае. Если в считываемом слове ошибок нет, то на выходе элемента ИЛИ 12 будет нулевой сигнал, который устанавливает на выходах 25 элементов И 13 нулевые сигналы. Тогда на выходе 26 устройства поступ т сигналы с пр мых выходов 17 первого регистра 10 без изменени . .. Если же в считываемом слове, имеютс  ошибки в разр дах из-за отказа любой ОДНОЙ ИМП, тона выходе элемента ИЛИ 12 по :витс  единичный сигнал, который разрешит повторную запись инвертироваиной считанной информации с выходов 9 первого.регистра 10 в накопитель 3. После этого производитс  контрольное считывание хранимой инвертированной информации по тому же адресу и сравнение ее в схеме сравнени  16 с хранимой неинвертированной информацией в.регистре 10. Запись считанной инвертированной информации в регистр 10 и вычисленного формирователем 15 синдрома в регистр 20 не происходит, т.е. в регистрах 10 и 20 хранитс  информаци , относ ща с  к неинвертированному слову. Тогда как инимум на одном из выходов 24 схемы 16 сравнени - по витс  нулевой сигнал. если искаженным  вл етс  один из k Ьп информационшлх разр дов. В этом случае на одном из выходов 22 одного из п элементов И-НЕ 23 по вит с  единичный сигнал, который откроет одни из элементов И 13, относ щиес  к искаженному блоку информации. Поскольку элементы И 13 открыты единич ньм сигналом с выхода элемента ИЛИ 12 то на выходе одних из элементов И 13 по в тс  сигналы, отображающие ненулевой синдром неинвертированного сло ва . При сложении н сумматорах 18 по модулю два этого синдрома с инфор мацией, относ щейс  к этому блоку, происходит коррекци  считываемой информации из искаженного блока (отказавшей ИМП) . Если же искаженными  вл ютс  конт рольные разр ды, то на выходах 24 схемы 16 сравнени  будут единичные сигналы, а на выходах 22 элементов И-НЕ 23 - нулевые .сигналы. Тем самым элементы И 13 будут закрыты и информаци , считываема  с регистра 10, поступит на выходы 26 устройства без изменени . Пример 2. -Пусть в примере 1 информаци  искажена в первом блоке из-за отказа этой , т.е. в регистр 10 с выхода накопител  3 запи саны число 1111 11000010 1111 1 О О 1. В регистр 20 запишетс  вычисленный формирователь 15 синдром О 1. При записи в накопитель 3 инвертированного слова 0000 0011 1101 0000 0110 с выходов 14 при контрольном считывании на схему 16 сравнени  поступит слово 1111 00111101 О О О О О 1 1 О. Информаци  в первом блоке совпадает .в схеме 16 сравнени  с информацией , считываемой с регистра 10 так как элементы пам ти в данной И1Ш наход тс  посто нно в единичном состо нии . Тем самьн на выходе одного из элементов И-НЕ 23 по витс  единич ный сигнал. который откроет одни из элементов И 13. Тогда на сумматорах 18 произойдет суммирование синдрома из регистра 20 и .информации из искаженного блока, т.е. о 1 1 1 + +1111 iooo, что соответствует ИСХОДНОЙ подлежащей хранению информации в этом блоке. Таким образом, предлагаемое устройство выполн ет те же функции, что и известное, но более эффективн-о с точки зрени  числа дополните;.ьных вводимых контрольных разр дов и сложности Кодирующих и декодирующих схем. Формула изобретени  Запоминающее устройство с исправлением ошибок, содержёиаее адресный блок, накопит€У1ь, блок записи, первый А второй регистры числа, блок кодировани , схему сравнени , формирователь проверочных сигналов, сумматоры по модулю два и элемент ИЛИ, причем вхо ды Накопител  подключены к выходам адресного блока и блока запи-.-и, одни, из входов которого и входы блока кодйровани  объединены и  вл ютс  одними из входов устройства, а другие входы блока записи соединены соответственно с выходами блока кодировани  и элемента ИЛИ и инверсными выходами первого регистра числа, пр мые выходы которого подключены к.одним из входов схемы сравнени  и к первым входам сумматоров по. модулю два, выходы накопител  соединены с входами первого регистра числа, другими входами схемы сравнени  и входами формировател  проверочных сигналов, выходы которого подключены к входам второго регистра числа, выводы которого соединены с входами элемента ИЛИ, о тл и ч а ю щ и -е с   тем, что, с целью повышени  надежности устройства, оно содержит элементы И и элементы И-НЕ, входы которых подключены к выходам схемы сравнени , а выхода соединены с первыми входами элементов И, вторые входы которых подключены к выходам второго .регистра числа, третьи входы - к выходу элемента ИЛИ, а выходы элементов И соединены с вторыми входами сумматоров по модулю два. Источники информации, прин тые во внимание при экспертизе , 1. Вычислительна  техника. Экс . пресс-информаци , 1978, 36, с.5-11. .
2. 2. Самофалов К. Г., Корнейчук В. И., Городний А. В. Структурно-логические метода повышени  надежности запоминающих устройств. М., Машиностроение, 1976, с. 101-106 (прототип).