SU1014033A1 - Оперативное запоминающее устройство с блокировкой неисправных чеек пам ти - Google Patents

Abstract

1. ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С БЛОКИРОВКОЙ НЕИСПРАВНЫХ ЯЧЕЕК ПАМЯТИ, содержащее адресный накопитель, выходы которого подключены к входам усилителей, а входы соответственно к выходам адресного блока и выходам блока записи информации группы регистров, формирователи сигналов, блок.управлени , первый регистр, элемент ИЛИ и группы элементов И, причем выходы усилителей подключены к первым входам элементов И первой группы выходы которых соеди .нены с входами регистров первой груп , пы, а вторые входы подключены к стробкрукидему выходу блока управлени , установочный, адресный и считывающий. выходы которого соединены с входами , адресногр блока, а выход разрешени  считывани  подключен и первым входам элементов И второй группы/ первые входы элементов И третьей группы соединены с одними из выходов первого регистра, вход которого подключен к выходу первого формировател  сигналов , первые входы элементов И четвертой группы соединены с выходом разрешени  записи блока управлени , вьбсод запрета которого подключен к управл}пощему входу блока записи информёщии, вторым входам элементов ,И третьей группы и первым входам элементов И п той группы, вторые ходы которых соединены с другими выходами первого регистра, а третьи ВХОДЫ - с выходами регистров второй группы, одни из входов которых прд- , ключены к выходам элементов И четвертой группы, первый и вторые входов элементов ИЛИ соединены соответственно с выходами элементов И третьей группы и выходами элементов И п той группы, выходы регистров третьей группы подключены соответственно к входу первого формировател  сигналов и входу второго формировател  сигнсшов, выход которого соединен с вторыми входами элементов И второй группы, выходы которых и вторые входы элементов И четвертой группы  вл ютс  соответственно ин- -, формационными выходами, и входами у Л- @ ройства, отличающеес  (Л тем, что, с целью повышени  надежности устройства, в него введены с: блоки свертки,блок контрол  и коррекции , коммутаторы, второй и третий i регистры, первый шифратор, перва  группа сумматоров по модулю два, формирователь номера исправной  чейки пам ти, ассоциативный накопитель и блок обнаружени  некоррек-п тируемых ошибок, причем входы и одни из выходов блока контрол  и коррекции подключены соответственно к выходам регистров первой группы и : :. одним из входов первого коммутатора, выходы которого соединены с третьими входами элементов. И второй и третьей групп, входы второго регистра подключены к выходам элементов И первой группы, а выходы - к одним из входов формировател  номера исправной  чейки пам ти, другие входы которого соединены с выходами первого формировател  сигналов, другие выходы блока контрол  и коррекции подключены к входам третьего регистра , выходы которого соединены с входами блока обнаружени  некорректируемых ошибок и входс1ми перво

Description

го шифратора, выходы которого подключены к входам первой группы входов ассоциативного накопител , входы второй группы входов которого соединены с выходами формировател  номера исправной  чейки пам ти, а входы третьей группы входов - с выходами адресного блока, входы сумматоров по модулю два первой группы и одни из входов второго коммутатора подключены к выходам элементов ИЛИ, выходы ассоциативного накопител  соединены с другими входами первого и второго коммутаторов, выходы сумматоров по модулю два первой группы и выходы второго коммутатора подключены к входам блока записи информации, входы блоков свертки соединены с выходами элементов И четвертой группы, а выходы - с другими входами регистров второй группы выходы блока обнаружени  некорректируемых ошибок  вл ютс  выходами отказов устройства.

2. Устройство ПОП.1, отличающеес  тем, что блок контрол  и коррекции содержит группы сумматоров по модулю два и шестую группу элементов И, причем входы сумматоров по модулю два второй группы  вл ютс  входами блока, входы сумматоров по модулю два третьей

группы и первые входы сумматоров по модулю два четвертой группы подключены к одноименным . (входам сумматоров по модулю два второй группы выход каждого из которых соединен с первкЕми входами соответствукмцих элементов И шестой группы, выход каждого сумматора по модулю два тре тьей группы подключен к второму входу соответствующего элемента И шестой группы, выходы элементов И. шестой группы соединены с вторыми i входами сумматоров по модулю два .четвертой группы, выходы которых и выходы сумматоров по модулю два второй, группы  вл ютс  выходами блока .

3. Устройство Ш)пп.1и2, отличающеес  тем, что блок обнаружени  некорректируемых оиибок содержит первый элемент ИЛИ, элемент |1есовпадени , элемент НЕ и элемент И, выход которого  вл етс  |В лходом блока, а входы подключены ; соответственно к выходу второго элемента ИЛИ и к выходу элемента НЕ, вход которого соединен с выходом элемента несовпадени , входы которого и входы второго элемента ИЛИ соответственно объединены и  вл ютс  входами блока.

Изобретение относилс  к вычислительной технике и может найти нение дл  построени  высоконадежной пам ти в многопроцессорных системах . Известно запоминающее.устройство с блокировкой неисправных  чеек пам ти , которое содержит накопитель, .включающий основное и дополнительное пол  элементов пам ти, первый регист адреса, дешифратор адреса, регистр числа, второй регистр адреса, дополнительный регистр, схему сравнени , счетчик и блок управлени  1. Недостатком этого устройства  вл етс  его сложаость. Наиболее близким техническим решением к изобретению  вл етс  оперативное за.поминакхцее устройство с блокировкой неисправных  чеек пам ти , содержащее накопитель, блок усилителей считывани , элементы И, регистры чисел, шины выдачи  исел, бло записи-регенерации, адресный блок, блок управлени , дополнительный регистр маски, дополнительные элементы И, дополнительные регистры чисел элементы ИЛИ, блок формировани  маски в режиме записи, блок формиро- вани  маски в режиме считывани , блок регистров, шину начальной установки, обеспечивающую выдачу сигнала установки в исходное состо ние, шину адреса дл  выдачи сигнала приема адресов, шину считывани , обеспечивающую выдачу сигнала считывани ,- шчну стробировани , шину запрета, шину переда чи дл  выдачи управл ющего сигнала, шину числа, шины приема чисел из арифметического устройства, причал входы накопител  подключены к блоку записи-регенерации и адресному блоку, а выход - к блоку усилителей считывани , входы регистров чисел соединены через элементы И с выходами блока усилителей считывани , выходы блока регистров подключены к входам блоков формировани  масок, входы дополнитель «ого регистра маски и регистров чисел подключены соответственно к выходам одних дополнительных элементов И и выходам одного из блоков формировани  масок, а выходы через последовательно соединенные другие дополнительные элементы И и элементы ИЛИ подключены к входам блока записирегенерации I. 2 J.

i Недостатком известного устройства  вл етс  низка  надежность, так как оно не способно.восстанавливать свою работоспособность при отказах его элементов.

Цель изобретени  - повышение надежности устройства.

Поставленна  цель достигаетс  тем, что в оперативное запоминающее устройство с. блокировкой неисправшзих  чеек пам ти, содержащее адресный накопитель, вшсоды которог подключены к входам усилителей, а входы - соответственно к выходам адресного блока и выходам блока записи информации, группы регистров, фомирователи сигналов, блок управлени , первый регистр, элементы ИЛИ и группы элементов И, причем выходы усилителей подключены к первым вхог дам элементов И первой группы, выходы которых соединены с входами регистров первой группы, а вторые, входы подключены к стробирующему выхода блока управлени , установочный , адресный и считывающий выходы которого соединены с входами адресного блока, а выход разрецени  считывани  подключен к Первым входам элементов И второй группы, первые входы элементов И.третьей группы соединены с однигш из выходов первого регистра, вход которого подключе к выходу первого формировател  сигналов , первые входы элементов И четвертой группы соединены с выходо разрешени  записи блока управлени , выход запрета которого подключен к управл ющему входу блока записи информации, вторым входам элементов И третьей группы и первым входам элементов И п той группы, вторые входы которых соединены с другими выходами первого регистра, а третьи входы - с выходами регистров второй группы, одни из входов которых покключены к выходгш элементов И четвертой группы, первые и вторые входы элементов ИЛИ соединены соответственно с выходами элементов И третьей группы и выходами элементов И п той группы, выходы регистров третьей группы подключены соответственно к входу первого фО 1ироваГел  сигналов и входу второго формировател  сигналов, выход которого соединен с вторыми входами элементов И второй группы, которых и BTOiXiie входы элементов И четвертой группы  вл ютс  соответственно информационными выходами и входами устройства, введены блоки свертки, блок контрол  и коррекции, коммутаторы , второй и третий регистры, первый шифратйр, перва  группа сукматоров по модулю два, формирователь номера исправной  чейки пам ти, ассоциативный нг копитель и блок обнаружени  некорректирующих ошибок, причем входы и одни из выходов блока контрол , и коррекции подключены соответственно к выходам регистров первой группы и-одним из входов первого коммутатора, выходы которого соединены с третьими входами элементов И

0 И второй и третьей групп, входы второго регистра подключены к выходам элементов И первой группы, а выходы - к одним из входов формировател  номера исправной  чейки пам ти,

5 другие входы которого соединены с выходами первого формировател  сигналов , другие выходы блока контрол  и коррекции подключены к входгил третьего регистра, выходы которого соединены с входами блока обнаруO жени  -некорректируемых ошибок и входами , первого шифратора, выходы кото-, рого подключены к входам первой группы входов ассоциативного накопител ,, входы второй группы входов которого

5 соединены с выходами формировател  номера исправной  чейки пам ти, а входы третьей группы входов - с выходами адре.сного блока, входы сумматоров по модулю два первой группы

0 и одни из входов второго коммутатора подключены к выходам элементов ИЛИ,; выходы ассоциативного накопител  соединены с другими входами первого и второго коммутаторов,- выходы сум5 маторов по модулю два первой группы и выходы второго коммутатора подкйючены к входам блока записи информа-i ции, входы блоков свертки соединенвэс выходами элементов И четвёртой группы , а выходы - с другими входами ;.

0 регистров второй группы/ В1 хода1 вло4 ка обнаружени  некорректируемых ошибок  вл ютс  выходами отказов устройства . .. ; . Кроме того, блок контрол  и коррек5 ции содержит группы сумматоров по ; модулю два и шестую группу элементов И, лричем входы сумматоров по модулю два второй группы  вл ютс  входами блока, входы Сумматоров по модулю

0 , два третьей группы и первые входы сумматоров по модулю два четвертой группы подключены к одноимённым входам сумматоров по модулю два второй группы, выход каждого из которых сое5 динен с первыми входами соответствующих элементов И шестой группы, выг ход каждой из сумматоров по модулю . два третьей группы подключен к второ-му входу соответствуквдего элемента

0 И шестой группы, выходы элементов И шестой группы сбединены с з-ЕОрами входами сумматоров по модулю два четвертой .группы, выходы которых и Выходы сумматоров по модулю два второй группы  в 1 ютс  выходами блока.

5 При этом блок обнаружени  некорректируемых ошибок содержит второй элемент ИЛИ, элемент несовпадени , элемент НЕ и элемент И, выход которого  вл етс  выходом блока, а вход подключены соответственно к выходу второго элемента ИЛИ и выходу .элемента НЕ, вход которого соединен с.выходом элемента несовпадени , вх ды которого и входы второго эле мента ИЛИ соответственно объединены и  вл ютс  входами блока. Ка фиг.1 .представлена функционал схема предлагаемого устройства; на фиг.2 - функциональна  схема бло ка контрол  и коррекции; на фиг.З схема блока обнаружени  некорректиру-емых ошибок; на фиг.4 - схема фор мировател  номера исправной  чейки пам ти. Устройство содержит (фиг.1 адре вый накопитель 1, усилители 2, первую группу элементов И 3, первую группу регистров 4, вторую группу элементов И 5 с выходами б, блок 7 записи информации,,адресный блок В, обеспечивающий выбор сечени  накопител ,.к которому производитс  обращение/ блок 9 управлени , первый регистр 10, третью 11 и четверт 12 группы элементов И, вторую згрупп регистров 13, п тую группу элементов И 14, группу элементов ИЛИ 15, первый формирователь 16 сигналов, . блок 17 контрол  и коррекции, второй формирователь 18 сигналов, первый коммуташор 19, третью группу регистров 20, второй коммутатор 2.1, .второй 22 и 23 регистры, , первый шифратор 24, Нафиг. 1 обознач,ены установочный 25, адресный.26 и считывающий 27 выходы, СТрОбКрУКНЦИЙ выход 28, BXJход 29 запрета, выход 30 разрешени  считывани  и выкод 31 разрешени  записи блока управлени , информацио . :ные входы 32 устрой JTBa. Устройство содержит также фик, ) блоки 33 свертки, сумматоры 34 по модулю два, формирователь 35 номера исправ , ной  чейки пам ти, ассоциативный накопитель 36 и блок 37 обнаружени  некорректируемых -ошибок с выходом 38. Блок 17 контрол  и коррекции содержит (фиг.2) первую 39 и вторую 40 группы cyNMaTopOB по модулю два шестую группу элементов И 41 и тре ,тью группу сумматоров.42 по модулю два. Блок 37 обнаружени  некорректиру мых ошибок содержит (.фиг, 3, элемент 43 несовпадени , элемент НЕ 44, элемент И 45 и первый элемент ИЛИ 4 Формирователь номера исправной  чейки пам ти содержит фиг.4У груп элементов НЕ 47, седьмую 48 и восьмую 49 группы элементов И, группу элементов И-НЕ 50, второй шифратор 51 и второй элемент ИЛИ 52. В каждом сечении накопител  1 содержитс  VI йчеек пагу1 ти, причем  чейки с номерами 1-(и-1}используютс  дл  хранени  данных, а  чейка пам ти с номером и используетс  дл  хранени  контрольного кода сечени , каждеай разр д которого  вл етс  сумной по модулю два одноименных разр дов ,  чеек пам ти с номерами от 1 до(иги, где и 1 - целое число. В каждой  чейке пам ти сеченк  разр ды с номерами от 1 до ( ) используютс  дл  хранени  данных, разр д с номером ( I -1) предназначен дл  хранени  признака зан тости, принимающего значение равное 1, если в этой  чейке записана информаци  ,, и О - в противном случае. Разр д с номером Т используетс  дл  хранени  контрольного разр да, представл ющего собой сумму по модулю два всех разр дов  чейки с номерами ©т 1- до (Г -1) , Устройство работает следукадим образом. . При поступлении в блок 9 сигнала Обращение обеспечиваетс  следующа  последовательность работы блокой устройства. По сигналу с выхода 25 блока 8 осуществл етс  гашение предшествующей информации в регистрах 4,10,13, 20, 22 и 23 и в блоке 8. По сигналу с выхода 26 блока 9 . в блок 8 производитс  прием адреса сечени  накопител  1, в регистры 20 - прием кодов маски дл  считывани  и записи. При по влении сигнала на выходе 27 блока 9 сигнала блоком 8 выполн -г етс  считывание содержимого всех  чеек соответствукнцего сечени  накопител  1. К этому моменту времени оказываетс  сформированными с помо-. щью формирователей 16 и 18 маски дл  записи и считывани , соответст- ; венно. Разр ды маски в режиме записи формируютс  формирова -елем 16 так, что в j-и frдe )триггер регистра 10 заноситс  единица, если в j-ю  чейку пам ти выбранного сечени  накопител  1 надлежит записать число, поступающее по входам , 32 в j-и регистр 13, Соответствующий триггер регистра 10 остаетс  в нулевом состо нии, если в j -ю  чейку пам ти выбранного сеч.ени  накопител  1 надлежит записать информацию с j -го регистра 4, т.е. регенерировать считанную ранее информацию . Разр ды маски в режиме записи казываютс  записанными в соответстующие триггеры регистра 10, котоые содержат единичные разр ды маеки и подготавливают к работе соответствующие элементы И 14. Одновременно со считыванием информации из накопител  1 сигналом, снимаемые с выхода 31 блока 9, разрешаетс  прием в регистры 13 Множества чисел подлежащих записи в накопитель.1 с одновременной сверткой их на блоках 33 и занесением полученных контрольных кодов в соответствующие разр ды регистров 13. При по влении на выходе 29 сигна ла запрета производитс  передача данных через элементы ИЛИ 15 на коммутатор 21. Причем на коммутатор 21 из накопител  36 поступает нулевой код. Каждый разр д записываемых данных проходит на выход коммутатора 21, а затем в блок 7. Из блока 7 производитс  запись данных в накопитель 1. Одновременно сумматоры 34 формируют контрольный код сечени который также записываетс , через блок 7 в накопитель 1 в  чейку пам  ти с номером У1 . Выдача считанных из накопител  1 чисел производитс  через элементы И 5 по управл ющему сигналу, формируемому на выходе 30 блока 9 одновременно с сигналом запрета. Подготовка к работе соответствующих .элементов И 5 осуществл етс  с помо щью выходных сигналов формировател  18 в режиме считывани . При возникновении одиночной ошиб ки при считывании данных из  чейки пам ти выбранного сечени  накопите .л  1 она обнаруживаетс  блоком 17 . ..и фиксиру:етс  в соответствующем разр де регистра 23. Обнаружение . ошибки производител  с помощью сумма торов 39 (фиг.2)гВ блоке 37 провер етс  кратность возникшей ошибки. ;поскорьку возник одиночный отказ, .из регистра 23 на входы элементов ИЛИ 46 (фиг. элемента 43 несовпа дени  поступает код, содержащий все го одну 1. На выходе этих элементов по вл ютс  единичные сигналы. Единичный СИГНАЛ с выхода элемента 43 несовпадени  поступает через эле мент НЕ .44 на второй вход элемента И 45 и закрывает его. Сигнал о наличии некорректируемой ошибки на вы ход 38 не вьадаетс . Далее шифратор 24 формирует номер отказавшей  чей ки пам ти, который поступает в нако тель 36 и запоминаетс  в нем. Кроме того, номер отказавшей  чейки пам ти разрешает запись в накопитель 36 адреса выбранного сечени , который ноступает из блока 8. К .этому времени формирователем 35 формируетс  номер исправной  чейки пам ти, кото ра  может использоватьс  дл  подме;ны отказавшей  чейки пам ти в этом сечении накопител  1. Этот номер .записываетс  в накопитель 36. Номер исправной  чейки пам ти дл  подменврформируетс  на основании информации, поступающей из регистра 22 и формировател  16 в режиме записи. ; Формирование номера исправной  чё{( ки пам ти происходит следующим обраЗОМ . i: По -ому.входу первой группы входов формировател  35 поступает оданочный сигнал/ если J -   чейка выбранного сечени  свободна, а по j -му ;. входу второй группы входов поступает единичный сигнал с формировател  1б, если в j-ю  чейку надлежит.за- писать новые данные, поступакндие i . по входам 32. В этом случае j-ю  чейку пам ти дл  подмены отказавшей использовать нельз , это обесЯечива- етс  подачей на j-Й элемент И 48 (фиг. 4) нулевого сигнала с выхода элемента НЕ 47. Если в J -.ю  чейку пам ти нет записи новых данных, ; { в этом случае единичный сигнал с выт хода элемента И 48 поступает на иервый вход j-ro элемента И-НЕ 50, На- : личие на двух входах элементов И-НЕ :50 единичных сигналов приводит к по  влению нулевых сигналов на их выходах и блокировке элементов И 49, притчам подача нулевого сигнала на один вход одного из элементов И-НЕ 50 вызывает блокировку других элементов И-НЕ 50, имек дих больщий пор дковый нЬмер (на фиг.4 пор дковые номера элемен- тов И-НЕ 50 возрастают снизу вверх). Таким образом элемент И-НЕ 50 . с меньшим пор дковым номером забло-. кируетс все остальные элементы И-НЕ г50 , наход щиес  выше его,Одновременно нулевой сигнал с выхода этого элемента И-НЕ 50 поступает на шифратор 51 с выхода которого номер исправной  чейки пам ти, выдел емой дл  подмены , поступает на выходы формировател  35.: Вьщача считанных из накопи ел  1 чисел после коррекции в блоке 17 производитс  через коммутатор 19 и соответствующие элементы И 5, Причем коррекци  ошибки в блоке 17 производитс  следующим образом, С помощью сумматоров 39 определ етс .  чейка пам ти, в которой возник отказ . На выходе соответствующего сумматора 39 при этом будет код 1, . Отказавший разр д  чейки пам ти находитс  с помощью сумматоров 40, на выходе одного из которых будет ксщ 1. Сигналы с выходов сумматоров 39 и 40 поступают на входы элементов И 41. При этом на входы одного из элементов И 41; соответствующе- го.отказавшему разр ду  чейки пам ти , поступают две 1, На выходе этого элемента И 41 по вл етс  код 1, который поступает на соответствун ций сулматор 42 и за счет этого

производитс  инвертирование искаженного разр да  чейки пам ти.

Запись чисел, прин тых в устройство и наход щихс  в соответствующих регистрах 13, и регенераци  содержимого тех  чеек пам ти выбранного сечени  накопител  1, содержимое которырс было занесено в соответствующие регистры 4, осуществл етс  следующим образом.

Скорректированна  блоком 17 контрол  и коррекции информаци  через элементы И 11, элементы ИЛИ 15, коммутатор 21 и блок. 7 записываетс  в исправную  чейку пам ти, номер которой , находитс  в накопителе 36, а в отказавшую  чейку пам ти оп рационна  система заносит такую информацию/ котора  при последующих считывани х не воспринимаетс  блоком 17 как (шгабочна .

Запись чисел, наход гцихс  в регистрах 13 осуществл етс  через эл Менты И 14, элементы ИЛИ 15, коммутатор 21 и блок 7 в накопитель 1.

при- послёдушщах считывани х данного сечени  накопител - 1 в коммутаторе 19 производитс  перестановка считанных данных из подмен ющей исправной  чейки пам ти в ге разр ды сечени , которые соответствуют отказавшей  чейке пам ти.

При этом потребителю данных не требуетс  производить переадресацию с целью исключени  обращени  к отказавшей  чейке пам ти.

При возникновении отказа еще в одной  чейке пам ти считываемого се|Чени  накопител  1 блоком 17 произ- водитс  коррекци  данных в ней, но подмена этой (Свторой отказавшей в считываемом сечении)  чейки пам ти не производитс .

При возникновении одновременно отказов двух  чеек пам ти блок 37 формирует на выходе 38 сигнал Отказ

.Таким образом, в устройстве осуществл етс  подмена одной отказавшей чейки пам ти и коррекци  данных второй отказавшей  чейки пам ти считываемого сечени  накопител  1. Это обеспечивает повышение достоверности считываемых данных.

Технико-экономическое преимущество предлагаемого устройства заключаетс  в более высокой по сравнению с известным надежности

Фиг. 2

6

38

«

Claims (3)

1. ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С БЛОКИРОВКОЙ НЕИСПРАВНЫХ ЯЧЕЕК ПАМЯТИ, содержащее адресный накопитель, выхода которого подключены к входам усилителей, а входы соответственно к выходам адресного блока и выходам блока записи информации/ группы регистров, формирователи сигналов, блок.управления, первый регистр, элемент ИЛИ и группы элементов И, причем выходы усилителей подключены к первым входам элементов И первой группы, выхода которых соединены с входами регистров первой груп- , пы, а вторые входы подключены к стробирующему выходу блока управления, установочный, адресный и считывающий, выхода которого соединены с входами .·' адресного блока, а выход разрешения считывания подключен к первым входам элементов И второй группы, первые входы элементов И третьей группы соединены с одними из выходов первого регистра, вход которого подключен к выходу первого формирователя сигналов, первые входа элементов И четвертой группы соединены с выходом разрешения записи блока управления, вьбсод запрета которого подключен к управляющему входу блока записи информации, вторым входам элементов^: ,И третьей группы и первым входам элементов И пятой группы, вторые входа которых соединены с другими выходами первого регистра, а третьи входы - с выходами регистров второй ¹ группы, одни из входов которых П.ОД- , ключены к выходам элементов И четвертой группы, первый и вторые Входа элементов ИЛИ соединены соответственно с выходами элементов И третьей группы и выходами элементов И пятой группы, выходы регистров третьей группы подключены соответственно к входу первого формирователя сигналов и входу второго формирователя сигналов, выход которого соединен с вторыми входами элементов И второй группы, выходы которых и вторые входы элементов И четвертой группы являются соответственно ин- _е формационными выходами, и входами уtfl·- S ройства, отличающееся тем, что, с целью повышения надежности устройства, в него введены блоки свертки,блок контроля и коррекции, коммутаторы, второй и Третий регистры, первый шифратор, первая группа сумматоров по модулю два, формирователь номера исправной ячейки памяти, ассоциативный накопитель и блок обнаружения некоррекг» тируемых ошибок, причем входы и одни из выходов блока контроля и коррекции подключены соответственно к выходам регистров первой группы и одним из входов первого коммутатора, выходы которого соединены с третьими входами элементов. И второй и третьей групп, входы второго регистра подключены к выходам элементов И первой группы, а выходы - к одним из входов формирователя номера исправ-^: ной ячейки памяти, другие входа которого соединены с выходами первого формирователя сигналов, другие выходы блока контроля и коррекции подключены к входам третьего регистра, выходы которого соединены с входами блока обнаружения некорректируемых ошибок и входами первоSU »1014033 го шифратора, выходы которого подключены к входам первой группы входов ассоциативного накопителя, входы второй группы входов которого соединены с выходами формирователя номера исправной ячейки памяти, а входы третьей группы входов - с выходами адресного блока, входы сумматоров по модулю два первой группы и одни из входов второго коммутатора подключены к выходам элементов ИЛИ, выходы ассоциативного накопителя соединены с другими входами первого и второго коммутаторов, выходы сумматоров по модулю два первой группы и выходы второго коммутатора подключены к входам блока записи информации, входы блоков свертки соединены с выходами элементов И четвертой группы, а выходы - с другими входами регистров второй группы, выходы блока обнаружения некорректируемых ошибок являются выходами отказов устройства.

2. Устройство по п.1, отличающееся тем, что блок контроля и коррекции содержит группы сумматоров, по модулю два и шестую группу элементов И, причем входы сумматоров по модулю два второй группы являются входами блока, входы сумматоров по модулю два третьей!

группы и первые входы сумматоров по модулю два четвертой группы подключены к одноименным (входам сумматоров по модулю два второй группы, выход каждого из которых соединен с первыми входами соответствующих элементов И шестой группы, выход каждого сумматора по модулю два тре* тьей группы подключен к второму входу соответствующего элемента И шестой группы, выходы элементов И. шестой группы соединены с вторыми iвходами сумматоров по модулю два .четвертой группы, выходы которых и выходы сумматоров по модулю два второй, группы являются выходами блока. ·

3. Устройство по пп.1 и 2, отличающееся тем,· что блок обнаружения некорректируемых ошибок содержит первый элемент ИЛИ, элемент ^несовпадения, элемент НЕ и элемент И, выход которого является 'выходом блока, а входы подключены (соответственно к выходу второго элемента ИЛИ и к выходу элемента НЕ, вход которого _соединен с выходом элемента несовпадения, входы которого и входы второго элемента ИЛИ соответственно объединены и являются входами блока.