SU1751820A1 - Резервированное запоминающее устройство с коррекцией информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике, в частности к полупроводниковым запоминающим устройствам. Цель изобретени  - повышение надежности запоминающего устройства. Резервированное запоминающее устройство с коррекцией информации содержит три основных накопител , накопитель корректирующих кодов, три схемы управлени  коррекцией, три блока сравнени , три блока эл.ементов И, два блока мажоритарных элементов, п ть элементов ИЛИ, два элемента И, два формировател  временного интервала, элемент НЕ и соответствующие св зи между ними. Новым  вл етс  введение в устройство элементов ИЛИ, формирователей временного интервала, схем управлени  коррекцией, элемента НЕ, блоков элементов И и соответствующих св зей. 2 ил.

Description

te

Изобретение относитс  к вычислительной технике, в частности к полупроводниковым запоминающим устройствам (ЗУ).

Известно трехканальное мажоритарное резервированное запоминающее устройство , содержащее три блока пам ти с контрольными разр дами, блоки свертки, элементы сравнени , блоки сравнени , мажоритарный блок, коммутатор, информационные выходы, выход коммутатора, управл ющие входы и информационные входы коммутатора.

К недостаткам данного устройства относ т принципиальную возможность выдачи на выход устройства недостоверной информации в случае одновременного и идентичного искажени  информации в двух любых накопител х. Кроме того, в устройстве не парируютс  совпадающие по адресу одновременные отказы трех накопителей. А обща  адресна  часть дл  информационных

и контрольных разр дов каждого из накопителей приводит к тому, что отказы в адресных трактах устройства с помощью схем свертки и элементов сравнени  не вы вл ютс , что снижает надежность устройства. Наиболее близким по технической сущности к предлагаемому  вл етс  резервированное оперативное запоминающее устройство, содержащее первый регистр, адресные входы устройства, блок управлени  режимом, вторые входы первого регистра , второй регистр, информационные входы устройства, элемент ИЛИ-НЕ, выход элемента ИЛИ-НЕ, блок кодировани , накопители данных, накопители корректирующих кодов, выходы выбора накопител  блока управлени  режимом, п тый и четвертый регистры , третьи входы четвертого регистра, мажоритарные элементы, третий регистр, блок сравнени , дешифратор, блок коррекции , выходы устройства, первые и вторые

S

i

v|

ел

СО

ho о

элементы и инверторы, элементы задержки, вход выборки устройства.

Недостаток известного устройства - наличие отдельного накопител  контрольных разр дов дл  каждого из основных накопителей , что приводит к значительной аппаратной избыточности, особенно при использовании мощных корректирующих кодов. Кроме того, метоД коррекции основанный на сравнении считанных из контрольных накопителей и вновь получаемых корректирующих кодов, может привести к несанкционированному искажению достоверной информации с выходов основных накопителей, например в случае одновременного совпадающего по адресу отказа в двух любых накопител х корректирующих кодов.

Общим недостатком, снижающим надежность устройства - прототипа и устройства - аналога  вл етс  также невозможность восстановлени  правильной информации в рабочих накопител х в случае м гких (некатастрофических) отказов  чеек пам ти, что приводит в услови х длительной непрерывной работы к накоплению отказов и повышает ёеро тность по влени  непарируемого отказа.

Цель изобретени  - повышение надежности устройства.

Поставленна  цель достигаетс  тем, что в резервированное запоминающее устройство с коррекцией информации, содержащее первый, второй, третий накопители, накопитель корректирующих кодов, первый и второй блоки мажоритарных элементов, первый и второй элементы И, три блока сравнени , причем входы первой группы третьего блока сравнени  и входы первой группы второго блока сравнени  объединены и  вл ютс  третьим информационным входом-выходом устройства, входы вто рой группы второго блока сравнени  и входы первой группы первого блока сравнени  объединены и  вл ютс  вторым информационным входом-выходом устройства, входы второй группы первого блока сравнени  и входы второй группы третьего блока сравнени  объединены и  вл ютс  первым информационным входом-выходом устройства, а адресные входы первого, второго и третьего накопител   вл ютс  соответственно первым , вторым и третьим адресным входами устройства, введены первые, второй, третий, четвертый и п тый элементы ИЛИ, первый и второй формирователи временного интервала , первый, второй и третий блоки управлени  коррекцией, элемент НЕ, первый, второй и третий блоки элементов И, выходы которых соединены соответственно с первыми входами первого, второго, третьего блоков управлени  коррекцией, первые входы первого , второго и третьего блоков элементов И объединены и подключены к выходу первого блока сравнени , вторые входы первого,

второго и третьего блоков элементов И объединены и подключены к выходу второго блока сравнени , третьи входы первого, второго и третьего блоков элементов И объединены и подключены к выходу третьего блока

0 сравнени , четвертые входы первого, второго и третьего блоков элементов И обьедине- ны и подключены к выходу второго формировател  временного интервала, вход которого, вход первого формировател 

5 временного интервала, вторые входы первого , второго и третьего блоков управлени  коррекцией объединены и  вл ютс  входом синхронизации устройства, третьи входы первого, второго и третьего блоков управле0 ни  коррекцией объединены и соединены с выходом накопител  корректирующих кодов , информационный вход которого соединен с выходом первого блока мажоритарных элементов, первый, второй и третий входы

5 которого подключены соответственно к первым выходам первого, второго и третьего блоков управлени  коррекцией, вторые входы которых соединены соответственно с первыми входами третьего, четвертого и п 0 того элементов ИЛИ и с первым, вторым, третьим входами первого элемента ИЛИ, выход которого соединен с первым входом второго элемента И, второй вход которого соединен с выходом элемента НЕ, вход ко5 торого, вторые входы третьего, четвертого, п того элементов ИЛИ и первый вход первого элемента И объединены и  вл ютс  входом управлени  записью устройства, выход первого формировател  временного ин0 тервала соединен с объединенными вторым входом первого элемента И и третьим входом второго элемента И, выход которого подключен к первому входу второго элемента ИЛИ, второй вход которого и вход управ5 лени  накопител  корректирующих кодов объединены и подключены к выходу первого элемента И, выход второго элемента ИЛИ соединен с объединенными входами записи первого, второго и третьего накопителей,

0 входы управлени  которых подключены соответственно к выходам третьего, четвертого и п того элементов ИЛИ, адресные входы первого, второго и третьего накопителей соединены соответственно с первым, ворым,

5 третьим входами второго блока мажоритарных элементов, выход которого подключен к адресному входу накопител  корректирующих кодов, причем информационные входы-выходы группы первого, второго и третьего накопителей соединены соответствен но с входами-выходами первой группы первого, второго и третьего блоков управлени  коррекцией, входы-выходы второй группы которых  вл ютс  соответственно информационными входами-выходами первой, второй и третьей групп устройства.

Положительный эффект при осуществлении изобретени  достигаетс  за счет: парировани  совпадающих по адресу идентичных отказов в двух накопител х и совпадающих по адресу отказов в трех накопител х; исключени  накоплени  м гких (некатастрофических ) отказов  чеек пам ти в накопител х; исключени  возможности несанкционированной коррекции правильной информации накопителей при отказах в накопителе корректирующих кодов.

На фиг.1 представлена функциональна  схема резервированного запоминающего устройства с коррекцией информации; на фиг.2 - блок управлени  коррекцией.

ЗУ-содержит (фиг.1) первый 1, второй 2, третий 3 накопители, накопитель 4 корректирующих кодов, первый 5, второй 6, третий 7 блоки управлени  коррекцией, первый 8, второй 9, третий 10 блоки сравнени , первый 11, второй 12, третий 13 блоки элементов И, первый 14, второй 15 блоки мажоритарных элементов, первый 16, второй 17, третий 18, четвертый 19, п тый 20 элементы ИЛИ, первый 21, второй 22 элементы И, первый 23, второй 24 формирователи временного интервала, элемент НЕ 25.

Устройство имеет адресные входы 26, 27, 28, вход 29 синхронизации, вход 30 уп- равлени  записью, информационные входы-выходы 31, 32, 33.

На фиг.1 обозначены информационные входы-выходы 34 (35, 36), 37 (38, 39), входы 46 (47,48), 49 (50, 51), 52 (53, 54) и выходы 40 (41, 42), 43 (44, 45) блоков 5 (6, 7) управлени  коррекцией.

Адресные входы 26-28 устройства соединены с адресными входами накопителей 1-3 и с входами второго блока мажоритарных эле- ментов 15, выход которого соединены с адресным входом накопител  4 корректирующих кодов, информационные входы-выходы накопителей 1-3 соединены с входами-выходами первой группы соответствующих блоков управ- лени  коррекцией 5-7, входы-выходы второй группы которых  вл ютс  информационными входами-выходами 31-33 устройства и соединены с входами соответствующих блоков 8-10 сравнени , выходы которых подключены соот- ветственно к первым, вторым, третьим входам блоков элементов И 11-13, четвертые входы которых соединены с выходом второго формировател  24 временного интервала. Входы блоков элементов И 11-и соединены с первыми входами соответствующих блоков 5-7 управлени  коррекцией, вторые входы которых соединены с входами первого 23 и второго 24 формирователей временного интервала и с входом 29 синхронизации устройства , третьи входы блоков 5-7 управлени  коррекцией соединены с выходом накопител  4 корректирующих кодов, информационный вход которого соединен с выходом первого блока 14 мажоритарных элементов, входы которого соединены С первыми выходами соответствующих блоков 5-7 управлени  коррекцией, вторые выходы которых соединены с первми входами соответствующих элементов ИЛИ 18-20, а также с входами первого элемента ИЛИ 16. Выход первого элемента ИЛИ 16 соединен с первым входом второго элемента И 22, второй вход которого подключен к выходу элемента НЕ 25, а третий вход соединен с выходом первого формировател  23 временного интервала и с вторым входом первого элемента И 21. Первый вход элемента И 21 соединен с вторыми входами элементов ИЛИ 18-20, с входом элемента НЕ 25 и с входом 30 управлени  записью устройства . Выходы элементов И 21, 22 соединены соответственно с первым и вторым входами элемента ИЛИ 17, кроме того, выход элемента И 21 подключен к входу управлени  накопител  4 корректирующих кодов. Выход элемента ИЛИ 17 соединен с входами записи накопителей 1-3, входы управлени  которых соединены с выходами соответствующих элементов ИЛИ 18-20.

Блок 5 (6, 7) управлени  коррекцией (фиг.2) содержит корректор 55, триггер 56 коррекции, формирователь 57 временного интервала. Первый 46 (47, 48) и второй 52 (53, 54) входы блоков управлени  коррекцией 5 (6, 7) соединены с входами установки триггера 56 коррекции, выход которого соединен с первым входом управлени  корректора 55, с входом формировател  57 временногоинтервала и с вторыми выходами 40 (41, 42) блоков 5 (6, 7) управлени  коррекцией, Выход формировател  57 временного интервала соединен с вторым входом управлени  корректора 55, вход корректирующих кодов соединен с третьими входами 49-51 блоков 5-7 управлени  коррекцией. Выход корректирующих кодов корректора 5Ь соединен с первыми выходами 43 (44,45) блоков 5 (6, 7) управлени  коррекцией. Информационные входы-выходы корректора 55 соединены с входами-выходами первой группы 34 (35, 36) и входами-выходами 37 (38, 39) второй группы блоков 5 (6, 7) управлени  коррекции

В качестве корректора может быть применена микросхема 533ВЖ1

Устройство работает следующим образом .

Рассмотрим три режима работы: режим записи, режим считывани  при отсутствии отказов в накопител х, режим коррекции при наличии отказов в накопител х.

В режиме записи на вход 30 управлени  записью поступает высокий уровень сигнала , которым через элементы ИЛИ 18-20 накопители 1-3 перевод тс  в режим записи. Кроме того, высокий уровень с входа 30 поступает на один из входов элемента И 21, разреша  его, а также на вход элемента НЕ 25, низкий уровень с выхода которого запрещает прохождение сигналов через элемент И 22. Низкий уровень с выхода элемента И 22 поступает на один из входов элемента ИЛИ 17, на второй вход которого поступает сигнал с выхода формировател  23 временного интервала через разрешенный эле- мент И 21. Сигналом, поступающим на вход 29 синхронизации устройства, запускаетс  формирователь 23 временного интервала, а также с входов 52 (53, 54) подтверждаетс  исходное нулевое состо ние триггера 56 коррекции блоков 5 (6, 7) управлени  коррекцией . Низким уровнем с выхода триггера 56 коррекции корректор 55 переводитс  в режим приема информации с информационных входов-выходов 37 (38, 39), формирова- ни  и выдачи кодов коррекции на выходы 43 (44, 45). С выхода блока 14 мажоритарных элементов коды коррекции поступают на вход накопител  4 корректирующих кодов, куда и записываютс  сигналом с выхода эле- мента И 21. Информаци , поступающа  в накопители 1-3 с информационных входов- выходов 31-33 устройства через информационные входы-выходы 34 (35,36), 37 (38,39) блоков5(6,7)управлени  коррекцией, запи сываетс  сигналом с выхода элемента ИЛИ 17. Таким образом, в режиме записи обеспечиваетс  запись информации в накопители 1-3, а также запись соответствующих этой информации кодов коррекции в нако- питель 4 корректирующих кодов.

В режиме чтени  на вход 30 управлени  записью устройства поступает низкий уровень сигнала, который запрещает элемент И 21 и через элементы ИЛИ 18-20 переводит в режим чтени  накопител  1-3. Информаци  с выходов накопителей 1-3 через информационные входы-выходы 34 (35, 36) и 37 (38,39) блоков 5 (6, 7) управлени  коррек- цией поступает на информационные входы- выходы 31-33 устройства, а также на входы блоков 8-10 сравнени . Результат попарного сравнени  информации, считываемой с накопителей 1-3, поступает с выходов 6локов 8-Ю сравнени  на входы блоков элементов И 11-13.

При отсутствии ошибок в накопител х 1-3 на выходах блоков 8-10 сравнени  устанавливаетс  низкий уровень сигнала, которым запрещаетс  прохождение сигнала через блоки элементов И 11-13 от формировател  24 временного интервала.

В этом случае сигналом, поступающим на вход 29 синхронизации устройства, так же как в режиме записи подтверждаетс  исходное нулевое состо ние триггера 56 коррекции блоков 5 (6, 7) управлени  коррекцией . Корректор 55 низким уровнем с выхода триггера 56 коррекции переведен в режим приема информации с информационных входов-выходов 34 (35, 36) блоков 5 (6, 7) управлени  коррекцией. На выходах 40 (41, 42) блоков 5 (6, 7) управлени  коррекцией при этом удерживаетс  низкий уровень сигнала, который, поступа  через элемент ИЛИ 16, запрещает элемент И 22.

Таким образом, в режиме считывани  при отсутствии отказов в накопител х 1-3 осуществл етс  считывание информации из накопителей 1-3 и передача ее на информационные входы-выходы 31-33 устройства без коррекции, причем входы управлени  накопителей 1-3 и накопител  4 корректирующих кодов запрещены.

В режиме коррекции при наличии отказов в накопител х 1-3 на выходах блоков 8-10 сравнени  устанавливаютс  высокие уровни сигналов, разрешающие прохождение сигналов от формировател  24 временного интервала через блоки элементов И 11-13 на входы 46 (47, 48) блоков 5 (6, 7) управлени  коррекцией. Этими сигналами триггер 56 коррекции блоков 5 (6, 7) управлени  коррекцией переводитс  в единичное состо ние.

Высоким уровнем сигнала с выхода триггера 56 коррекции корректор 55 переключаетс  на прием информации с информационных входов-выходов 34 (35, 36) и корректирующих кодов с входов 49 (50, 51) блоков 5 (6, 7) управлени  коррекцией,

Кроме того, высокий уровень сигнала с выхода триггера 56 коррекции запускает формирователь 57 временного интервала и поступает с выходов 40 (41, 42) блоков 5 (6, 7) управлени  коррекцией на входы элемента ИЛИ 16 и через элементы ИЛИ 18-20 в накопители 1-3, перевод  их в режим записи .

Сигналом с выхода формировател  57 временного интервала корректор 55 переводитс  в режим коррекции, при этом исправленна  информаци  с выхода корректора 55 поступает на информациейные входы-выходы 34 (35, 36) и 37 (38, 39) блоков 5 (6, 7) управлени  коррекцией и далее на информационные входы-выходы 31- 33 устройства и в накопители 1-3

Запись исправленной информации в накопители 1-3 выполн етс  сигналом с выхода первого формировател  23 временного интервала, поступающим на входы записи накопителей 1-3 через разрешенный элемент И 22 и через элемент ИЛИ 17,

Таким образом, в режиме коррекции при наличии отказов в накопител х 1-3 осуществл етс  исправление ошибок, выдача исправленной информации на информационные входы-выходы 31-33 устройства и восстановление правильной информации в накопител х 1-3.

Claims (1)

1. Формула изобретени 

   Резервированное запоминающее устройство с коррекцией информации, содержащее первый, второй, третий накопители, накопитель корректирующих кодов, первый и второй блоки мажоритарных элементов, первый и второй элементы И, три блока сравнени , причем входы первой группы третьего блока сравнени  и входы первой группы второго блока сравнени  объединены и  вл ютс  третьим информационным входом-выходом устройства, входы второй группы второго блока сравнени  и входы первой группы первого блока сравнени  объединены и  вл ютс  вторым информаци- оным входом-выходом устройства, входы второй группы первого блока сравнени  и входы второй группы третьего блока сравнени  объединены и  вл ютс  первым информационным входом-выходом устройства, а адресные входы первого, второго и третьего накопителей  вл ютс  соответственно первым , вторым и третьим адресными входами устройства, отличающеес  тем, что, с целью повышени  надежности устройства, в него введены с первого по п тый элементы ИЛИ, первый и второй формирователи временного интервала, первый, второй и третий блоки управлени  коррекцией, элемент НЕ, первый, второй и третий блоки элементов И, выходы которых соединены соответственно с первыми входами первого, второго и третьего блоков управлени  коррекцией , первые входы первого, второго и третьего блоков элементов И объединены и подключены к выходу первого блока сравнени , вторые входы первого, второго и третьего блоков .элементов И объединены и подключены к выходу второго блока сравнени , третьи входы первого второго и третьего блоков элементов И объединены и под ключены к выходу третьего блока сравне ни , четвертые входы первого, второго и третьего блоков элементов И объединены и 5 подключены к выходу второго формировател  временного интервала, вход которого, вход первого формировател  временного интервала , вторые входы первого, второго и третьего блоков управлени  коррекцией объединены и 10  вл ютс  входом синхронизации устройства, третьи входы первого, второго и третьего бло1 ков управлени  коррекцией объединены и соединены с выходом накопител  корректирующих кодов, информационный вход которого соеди- 5 нен с выходом первого блока мажоритарных элементов, первый, второй и третий входы которого подключены соответственно к первым выходам первого, второго и третьего блоков управлени  коррекцией, вторые выходы кото0 рых соединены соответственно с первыми входами третьего, четвертого и п того элементов ИЛИ и с первым, вторым, третьим входами первого элемента ИЛИ, выход которого соединен с первым входом второго элемента И, второй

   5 вход которого соединен с выходом элемента НЕ, вход которого, вторые входы третьего, четвертого , п того элементов ИЛИ и первый вход первого элемента И объединены и  вл ютс  входом управлени  записью устройства, выход

   0 первого формировател  временного интервала соединен с объединенными вторым входом первого элемента И и третьим входом второго элемента И, выходы которого подключены к первому входу второго элемента ИЛИ, вто5 рой вход которого и вход управлени  накопител  корректирующих кодов объединены и подключены к выходу первого элемента И, выход второго элемента ИЛИ соединен с объединенными входами записи первого,

   0 второго и третьего накопителей, входы управлени  которых подключены соответственно к выходам третьего, четвертого и п того элементов ИЛИ, адресные входы первого, второго и третьего накопителей соединены

   5 соответственно с первым, вторым и третьим входами второго блока мажоритарных элементов , выход которого подключен к адресному входу накопител  корректирующих кодов, причем информационные входы-выходы

   0 группы первого, второго и третье го накопителей соединены соответственно с входами-выходами первой группы первого, второго и третьего блоков управлени  коррекцией, входы-выходы второй группы которых  вл ютс 

   5 соответственно информационными входами- выходами первой, второй и третьей групп устройства .