SU1080217A1

SU1080217A1 - Резервированное запоминающее устройство

Info

Publication number: SU1080217A1
Application number: SU823526161A
Authority: SU
Inventors: Вадим Александрович Шастин; Валерий Петрович Петровский; Юрий Петрович Обухов
Original assignee: Предприятие П/Я В-2969
Priority date: 1982-09-06
Filing date: 1982-09-06
Publication date: 1984-03-15

Abstract

1. РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТЮ>& содержаще'ё основные блоки пам ти, выхода] которых подключены к одним из входов iкоммутаторов и одним из входов элементов И первой группы, выходы которых подключены к одним из входов сумматора по модулю два, другой вход которого соединен с выходом резервного блока пам ти, выход - с другими входами коммутаторов и первым входом формировател сигнала неисправности, второй вход которого и первые входы элементов И второй .группы подключены к выходу генератора тактовых импульсов,.причем гвыходы коммутаторов соединены с , |вторыми входами элементов И второй |груш1ы, выхода! которых вл ютс информационными выходами устройства, о т л и ч а ю щ в е с тем, что, 'с целью повышени быстродействи и надежности устройства за счет исправлени .ошибок, в него введены дополнительный блок пам ти и первый дешифратор, вход которого подключен к выходу дополнительного блока пам ти, а одни из выходов соединены с другими входами элементов И первой группы и управл юощмн входами коммутаторов, причем д^)угой выход первого дешифратора подключен к третьему входу формировател сигнала: неисправности, выход которого вл етс контрольным выходом устройства. ;,_, • . . .2. Устройство по п. 1, о т л и-г чающее с /тем, что форидаро- ватель сигнала неисправнос±и содер-.жит второй дешифратор, выход которого подключен к первому входу элемента И, второй вход которого соединен с выходом элемента НЕ, причем вход второго дешифраторау третий-вход элемента И и вход эле-:мента НЕ вл ютс соответственно первым, вторым.ги третьим входами формировател , выходом которого вл етс выход элем&нта И.i(Л

Description

Изобретение относитс к вычислительной технике, в частности к запоминаюьдам устройствам.

Известны резервированные запоминающие устройства 1,2.

Известно устройство, -содержащее блок выборки адресов, основные одноразр дные блоки йам ти, шины записи и управлени , резервный одноразр дный блок пам ти, эле мент НЕ, элементыИ, ИЛИ, логический блок l .

Недостатком этого устройства вл етс низка надежность.

Наиболее к предложенному по техническо решению вл етс резервированное запоминающее устройство, содержащее рабочие блоки пам ти, один резервный блок пам ти, суг- иировйни , группы схем И, блркй контрол по модулю два, коммутаторы, блок формировани сигнала неисправности, генератор тактовых импульсов, причем информационные выходы рабочих блоков пам ти подключены к первым входам коммутаторов, первым входам .элемейтов И Первой, группы и одним из вхо дов блоков контрол по модулю два, другие входы КОТОЕИХ соединены с . контрольными выходами блоков пам ти , а выходы подключены ко вторым входам соответствующих элементов И первой группы и управл ющим входам соответствующих коммутаторов, выхо ,ды которых подключены к первым входам соответствующих элементов И втрой группы, выходы которых вл ютС выходами устройства, а вторые |входы подключены к выходу генератора тактовых импульсов и первому , входу блока форшгровани сигнала нисправности , вторые входы которого подключены к:.вторым входам комг.5утаторов и выходам блока суммировани входы которого подключены к выходам соответствуювдах элементов И первой ГРУППЫ и йыходам резервно1Х блока пам ти i Z.

-1. ,

Недостаткам прототипа вл ютс низка надежность, обусловленна тем, что применение блоков контре л по модулю два не позвол ет обнаруживать ошиб1ш , .кратные двум, в рабочих блоках пам ти, а также низкое быстродействие вследствие временных затрат на работу блоков контрол по модулю, неполного испол зовани информации рабочих блоков пам ти {наличие в них контрольных разр дов), выдачи из устройет-ва сигналов;неисправности как при сбо х , так и при вы вленных ранее отказах в чейках рабочих блоков пам ти так как при этом требуетс повторное обращение к пам ти.

Цель изобретени - повышение быстродействи и надежности устройства .

Поставленна цель достигаетс тем, что в резервированное запоминающее устройство, содержащее основные блоки пам ти, выходы которых подключены к одним из входов комзчутаторов и одним из входов элементов И первой группы, выходы которых 0 подключены к одним из входов сумматора по модулю два, другой вход.которого соединен с выходом резервного блока пам ти, а. выход - с другими входами коммутаторов и первым ;

5 входом формировател сигнала неиспг. разности, второй вход которого и пер-; вые входы элементов И второй группы подключены к выходу генератора -тактовых импульсов, причем выходы ком0 гЛУтаторов соединены с вторыми входами элементов И второй группы, выходы которых вл ютс информационны- , ми В1лходами устройства, введены до . полнительный блок пам ти и первый

5 дешифратор, вход которого подключен к вы-ходу дополнительного блока пам ти , а одни из выходов соединены с другими входами элементов И первой группы и управл ющими входами коммуQ таторов причем другой выход пер .вого дешифратора подключен к третьему входу фо мировател сигнала неисправности , выход которого вл етс контрольным выходом устройства.

Формирователь сигнала неисправности содержит второй дешифратор, выход которого подключен к первому входу элемента И, , второй вход кото- . рого соединен с выходом элемента . НЕ, причем вход второго дешифратора,

0 третий вход элемента И и вход элемента НЕ вл ютс соответственно первым/ вторым и третьим входами формировател , ВЕЛХОДОМ которого вл етс выход элемента И.

5 На фиг. 1 приведена функциональна схема предложенного устройства на фиг. 2 - функциональна схема формировател сигнала неисправности .

0 Предложенное устройство содержит (фиг. 1) основные блоки 1 - 1 па|М ти (где п 5,1 - целое число) с ад|ресными входами 2 и выходами 3, резервный блок 4 пам ти, дополни5 (тельный блок 5 пам ти, первый дешифратор б с выходами 7 и выходом 8, первую группу элеме.нтов И 9. - 9f), генератор 10 тактовых илшульсов, сумматор 11 по модулю два с входом 12,

л коммутаторы 13 13f| с выходами 14, вторую группу элементов И 15(f - 15 п с вьзходами 16 и формирователь 17 сигнала неисправности с выходом 18.

Формирователь сигналов неисправ5 йости содержит (фиг, 2) дешифратор 19, элемент НЕ 20 и элемент И 21.

Резервный блок 4 пам ти предназначен дл записи и хранени .пораз дной суммы по модулю два инфор- мации соответствующих чеек блоков Ifl пам ти.

Дополнительный блок 5 памати предназначен дл записи и хранени информации о неисправност х блоков 1д- 1ц (по соответствующему адресу ). Разр дность К блока 5 пам ти определ етс из соотношени

К log (п+1)

Предложенное устройство работает следующим образом.

Дешифратор 6 (см. фиг. 1) преобразует информацию о неисправност х блоков 1ч( - 1/ff , считанную из блока 5 двоичного кода в позиционный.

Обращение при считывании производитс одновременно к блокам ll - Inj4 и 5.. Информаци блоков ll - ly, пам ти поступает на первые входы соответствующих, из элементов И 9 9п и лри отсутствии неисправностей , зафиксированных в блоке 5, через первые входы коммутаторов 13,- и первые входы 14 соответствующих элементов И 15ц поступает на выходы 16 устройства (при поступлении на вторые входы элементов-И 15 - 15, сигналов разрешени с выхода генератора 10).

Одновременно с этим информаци , считанна из блока 5 (логические О при отсутствии зафиксированных в блоке 5 неисправностей), посту-, пает на вход дешифратора б, с выходов 7 которого снимаютс сигналы (логической 1), разрешающие прохождение информации из блоков 1ц - 1 пам ти через первые входы соот- ветствующих элементов И 9 - 9„на сумматор 11. С выхода 8 дешифратора 6 сигнал О поступает на третий вход формировател 17 и далее навход элемента НЕ 20,(.фиг. 2).

Информаци , считанна из блока 4, поступает на вход 12 сумматора 11. Поразр дна сумма по модулю два информации одноименных разр дов со всех входов сумматора 11 поступает на вторые входы ком2У1утаторов 13J- 13п и через первый вход формировател 17 на вход дешифратора 19. При этом в случае отсутстви сбоев в устройстве с выхода сумматора 11 на вход дешифратора 19 поступает Нулева информаци . С выхода дешифратора 19 через второй вход элемента И 21 на вькод устройства поступает сигнал исправности ycTjDoftcTBa (логический О).

Так, например, если число блоков 1, - Ifl пам ти равно трем, на

первый вход сумматора 11 поступ а ёт информаци 0001, на второй вход 0010 , на третий вход - 1010, ас выхода блока 4 на четвертый вход сумматора 11 поступает информаци ,

равна поразр дной сумме.по модулю два информации одноименных разр дов трех первых входов и равна 1001, то на вход формировател 17 с выхода сумматора 11 поступает

информаци , равна поразр дности

сумме по модулю два информации одноименных разр дов с четырех входов сумматора 11 и равна 0000. При ; этом на выходе формировател 17

устанавливаетс сигнал исправности устройства.

В случае по влени сбо в устройстве с выхода сумматора 11 на вз4од дешифратора 19 поступает не нулева

информаци . При этом с выходов.дешифратора 19, генератора 10, элемента НЕ 20 на соответствующие входы элемента И 21 поступают сигналы

На выходе элемента

логической

И 21 по вл етс сигнал неисправности устройства (логическа 1) и выполн етс повторное обращение к пам ти, в результате которогхэ парируетс сбой.

В случае по влени отказов в нескольких чейках блоков инф9рмаци об отказавших блоках пам ти заноситс в двоичном коде по соответствующему адресу в блок 5.

, в процессе основной работы устройства по сигналам с-выходов 7 дешифратора б переключаетс соответствующий из коммутаторов 13(- 13 , йроме того, запрещаетс прохождение информации из отказавшей чейки через соответствующие элементы И94- 9п на входы сумматора 11. При этом на выходы 16 устройства через второй вход.соответствующего из

коммутаторов 13(, и элементы

И ISij-.lSj, поступает восстановленна информаци с выхода сумматора 11. Так, например, п 3, если с первого блока 1 .вместо истинной информации 0001 считываетс 1100 и в чейке блока 5 по данному адресу зафиксирован отказ блока 1, то с первого из выходов 7 дешифратора 6 снимаетс сигнал логического О запрещающий прохождение информации

из блока 1 на входы сумматора 11 через элемент И 9. Кроме того, этот же сигнал производит переключение .коммутатора 13 на второй вход. При этом на выходе 16 устройства

через первую группу элементов И 15 поступает информаци с выхода сумматора 11, равна пор зр дной сумме по модулю два информации остальных трек входов сумматора 11 - 0001,

т.е. истинна информаци первого блока 1. С выхода 8 дешифратора 6 на вход элемента НЕ 20 поступает сигнал логической 1, эапрецакхций вьщачу на выход 18 сигнала неисправности . Этим исключаютс излишние повторные обращени к устройству при отказах чеек в блоках 1ц Пам ти, в результате чего повышаетс быстродействие устройства. По тактовым импульсам от генератора 10 происхрдит выделение достоверной информации элементами 15,( - 1 ( так как на входы коммутаторов 13h поступает информаци по разным трактам, то иа выходе коммутаторов 13(1 некоторое врем может находитьс искаженна информаци ) При этом должно соблюдатьс условие a -tн- шах 5 6 где а - врем от начала обращени к устройству до переднего фронта тактовых импульсов;. а/- задержка блоков пам ти (прин та одинаковой дл всех блоков 1- 1,4 и 5)J ay- задержка дешифратора б; задержка элементов И 9| - , задержка сумматора 11; ае- задержка коммутаторов задержка дешифратора 19. Таким образом, предложенное уЬт-; ройство позвол ет обнаруживать отказы в нескольких чейках основных блоков пам ти и исправл ть двукратные ошибки, причем при обнаружении ошибки неисправность фиксируетс в дополнительном блоке 5 пам ти, что позвол ет исключить вы (ачу,сигнала неисправности и повторное обравдение к устройству при обнаружении отказов в основных блоках пам ти, за счет чего повышаетс надежность и быстродействие уст-; ройства

от ft omfO

Отб

Claims

Ί. РЕЗЕРВИРОВАННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО> содержащее основные блоки памяти, выхода которых подключены к одним из входов /коммутаторов й одним из входов элементов И первой группы, выхода которых подключены к одним из входов сумматора по модулю два, другой вход которого соединен с выходом резервного блока памяти, выход - с другими входами коммутаторов и первым входом формирователя сигнала неисправности, второй вход которого и первые входа элементов И второй группы подключены к выходу генератора тактовых импульсов,,причем выхода коммутаторов соединены с (вторыми входами элементов И второй (группы, выхода которых являются ин формационными выходами устройства, отличаю щ е ё с я тем, что, с целью повышения быстродействия и надежности устройства за счет исправления .ошибок, в него введены дополнительный блок памяти и первый дешифратор, вход которого подключен к выходу дополнительного блока памяти, а одни из выходов соединены с другими входами элементов И первой группы и управляющими входами коммутаторов, причем другой выход первого дешифратора подключен к третьему входу формирователя сигнала неисправности, выход которого является контрольным выходом устройст^ва · ®
2. Устройство по π. 1, о т л и-; чающее с я /тем, что формирователь сигнала неисправности содер.жит второй дешифратор, выход которого подключен к первому входу элемента И, второй вход которого соединен с выходом элемента НЕ, причем вход второго дешифратора/ третий-вход элемента И и вход элемента НЕ являются соответственно первым, вторым.и третьим входами формирователя, выходом которого является выход элемента И.