SU457990A1 - Резервированна система - Google Patents
Резервированна системаInfo
- Publication number
- SU457990A1 SU457990A1 SU1277217A SU1277217A SU457990A1 SU 457990 A1 SU457990 A1 SU 457990A1 SU 1277217 A SU1277217 A SU 1277217A SU 1277217 A SU1277217 A SU 1277217A SU 457990 A1 SU457990 A1 SU 457990A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- outputs
- inputs
- circuits
- channels
- fault
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Description
1
Изобретение относитс к области автоматики и вычислительной техники и может найти применение при построении систем обработки информации высокой надежности.
Современные средства управлени технологическими процессами часто проектируютс на основе систем программной обработки дискретной информации (СПО). Высокие требовани к надежности и времени непрерывной работы этих систем могут быть удовлетворены применением методов резервировани оборудовани с восстановлением без .прекращени их функционировани .
Известно устройство дл peзepвиpOiвaни и обнаружени неисправностей в СПО с использованием нескольких лараллельно работающих устройств (каналов), восстанавливающих органов (ВО), реализующих мажоритарную функцию, и схем обнаружени неиснравностей (СОН).
При резервировании па уровне канала ВО устанавливаютс на выходах трех и более синхронно работающих каналов в количестве, равном числу разр дов выходного кода СПО.
СПО с резервированием на уровне блока обладает большей надежностью и большей «точностью определени места неисправности . Однако в СПО, построенной с резервированием на уровне блока, дл высокой точности локализации требуетс большое количество аппаратуры. Количество ВО и СОН в реальной СПО может достичь нескольких сотен.
Цель изобретени - повысить надежность системы.
Сущность изобретени заключаетс в том,
что резервированна система программной обработки дискретной информации, состо ща из нескольких параллельно и синхронно работающих устройств (каналов), снабжена в каждом из. каналов самосто тельной системой кодовых магистралей и общими дл всех магистралей восстанавливающими органами и схемами обнаружени неисправностей. Кроме
того, система снабжена р дом логических схем И и ИЛИ, с помощью которых выходы схем обнаружени неисправностей соединены так, что образуютс линии, несущие сигналы о неисправност х отдельных каналов, разр дов , функциональных блоков.
Выходы схем определени несоответстви кодов подключены ко входам схем ИЛИ, соответствующа группа выходов которых объединена и подключена к первым входам схем
И, вторые входы которых соединены с выходами восстанавливающих органов.
На чертенке приведена структурна схема резерв ированной СПО с автоматической локализацией неисправностей (дл упрощени показаны три канала, каждый из которых содержит по два двухразр дных функциональных блока).
В общем случае количество функциональных блоков и разр дов может быть произвольным , количество каналов - не менее трех.
В каждом из трех параллельно работающих каналов 1, имеетс по два резервных функциональных блока 2 и по одному блоку управлени 3. Обмен кодами между функциональными блоками 2 производитс с помощью кодовых шин (КШ), которые подраздел ютс на КШ выдачи 4 и КШ приема 5, причем КШ приема-общие дл всех каналов. Выходы всех функциональных блоков 2 через вентили 6 соединены с КШ выдачи 4. КШ выдачи 4 каждого из каналов подключены ко входам восстанавливающих органов 7 и ко входам схем определени несоответстви кодов 8 поразр дно; выходы восстанавливающих органов 7 подключены к КШ приема 5.
Выходы блоков управлени 3 всех трех каналов также подключены к восстанавливающ ,им органам 9, сигналы с выходов которых служат дл управлени функциональными блоками 2 всех трех -каналов; таким образом, выдача кодов из .функциональных блоков 2 на КШ выдачи 4 производитс с помощью сигналов из блоков управлени 3, прощедших через восстанавливающие органы 9.
Выходы всех схем 8 подключены поразр дно ко входам схем ИЛИ 10, на выходах которых формируютс -сигналы «неисправность разр да. Кроме того, выходы всех схем 8, подключены поканально ко входам схем ИЛИ 11, на выходе которых формируютс сигналы «неисправность канала. Все выходы схем ИЛИ 11 подключены ко входам одной схемы ИЛИ 12, формирующей обобщенный сигнал
неисправности - «неисправность системы программной обработки информации.
Все выходы восстанавливающих органов 9, управл ющие выдачей кодов из функциональных блоков 2, подключены ко входам схем И 13, вторые входы которых соединены с выходом схемы ИЛИ 12. Таким образом, каждому функциональному блоку 2 соответствует одна схема И 13. При одновременном по влении на ее входах управл ющего сигнала и обобщенного сигнала неисправности, формируетс сигнал «неисправность блока.
Таким образом, предлагаема схема дает возможность локализовать неисправность с точностью до разр да функционального блока 2. Указание неисправностей в функциональных блоках 2 производитс путем указани неисправного канала, неисправного блока и неисправного разр да (т. е. по трем координатам ).
Приведенна схема может быть дополнена схемами обнаружени несоответстви кодов дл локализации неисправностей в блоках управлени .
Предмет изобретени
Резервированна система, например, программной обработки дискретной информации, содержаща восстановливающие органы, соединенные :с блоками управлени , схемами определени несоответстви кодов и через вентили - с резервными блоками, схемы И и ИЛИ, отличающа с тем, что, с целью повышени надежности системы, в ней выходы схем определени несоответстви кодов подключены ко входам схем ИЛИ, соответствующа группа выходов которых объединена и подключена к первым входам схем И, вторые входы которых соединены с выходами восстанавливающих органов.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1277217A SU457990A1 (ru) | 1968-10-09 | 1968-10-09 | Резервированна система |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1277217A SU457990A1 (ru) | 1968-10-09 | 1968-10-09 | Резервированна система |
Publications (1)
Publication Number | Publication Date |
---|---|
SU457990A1 true SU457990A1 (ru) | 1975-01-25 |
Family
ID=20443589
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1277217A SU457990A1 (ru) | 1968-10-09 | 1968-10-09 | Резервированна система |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU457990A1 (ru) |
-
1968
- 1968-10-09 SU SU1277217A patent/SU457990A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU580730B2 (en) | Self-checking computer circuitry | |
US3665173A (en) | Triple modular redundancy/sparing | |
US3609704A (en) | Memory maintenance arrangement for recognizing and isolating a babbling store in a multist ore data processing system | |
DE3274687D1 (en) | Digital data processor with high reliability and method | |
GB1400631A (en) | Programme controlled data processing systems | |
CA2017227A1 (en) | Computer network for real time control with automatic fault identification and by pass | |
US4665522A (en) | Multi-channel redundant processing systems | |
US3810577A (en) | Error testing and error localization in a modular data processing system | |
US3541507A (en) | Error checked selection circuit | |
US4819205A (en) | Memory system having memory elements independently defined as being on-line or off-line | |
US4236247A (en) | Apparatus for correcting multiple errors in data words read from a memory | |
GB1460827A (en) | System for testing a data processing unit | |
US3411137A (en) | Data processing equipment | |
GB1287238A (en) | Error detection and correction apparatus | |
SU457990A1 (ru) | Резервированна система | |
US3699322A (en) | Self-checking combinational logic counter circuit | |
US3340506A (en) | Data-processing system | |
US3801802A (en) | Information storage having monitored functions | |
US3256513A (en) | Method and circuit arrangement for improving the operating reliability of electronically controlled telecom-munication switching systems | |
JPS61136135A (ja) | 外部バスエラ−検出回路 | |
US3779458A (en) | Self-checking decision logic circuit | |
SU1080217A1 (ru) | Резервированное запоминающее устройство | |
RU2054710C1 (ru) | Многопроцессорная управляющая система | |
SU1042217A1 (ru) | Мажоритарно-резервированное устройство | |
SU991402A1 (ru) | Устройство дл ввода-вывода информации |