SU1137538A1 - Резервированное оперативное запоминающее устройство - Google Patents

Abstract

РЕЗЕРВИРОВАННОЕ ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопители данных, адресные входы которых подключены к адресным входам накопител  корректирующих кодов, к входам первой группы блока регистрации ошибок и  вл ютс  адресными входами первой группы устройства, управл ющие входы накопителей данных и накопител  корректирующих кодов подклвочены к соответствующим выходам первой группы блока управлени , входы группы которого подключены к входам второй группы блока регистрации ощибок и  вл ютс  адресными входами второй группы устройства, первый вход блока управлени   вл етс  первым управл йщим входом устройства и подключен к одному из входов блока коррекции ошибок, ; входы - выходы первой группы которого  вл ютс  информационными входами выходами устройства, информационнные входы-выходы накопителей данных и накопител  корректирующих кодов подключены к соответствзпощим входам блока контрол , выходы которого подключены к информационным входам накопител  корректирующих кодов и к входам третьей группы блока регистрации ошибок, выходы которого подключены к входам-выходам первой группы блока коррекции ощибок, отличающеес  тем, что, с целью повыщени  надежности, оно содержит коммутатор и формирователь управл ющих кодов, вход которого подключен к второму входу блока 5 правлени  и  вл етс  вторым управл ющим входом устройства , входы и второй групп формировател  -управл ющих кодов под (Л ключены соответственно к входам группы блока управлени  и к выходам с накопител  корректирукицих кодов, выходы формировател  управл н цих § кодов подключены к входам-выходам перг вой группы блока коррекции ощибок, входы-выходы второй группы которого подключены к входам-выходам первой 00 группы коммутатора, входы-выходы vi второй, третьей и четвертой групп ел коммутатора подключены к информаци&Q онным входам-выходам соответственно эо первого, второго и третьего накопителей данных, управл ющие входы коммутатора подключена к вы- ходам второй группы блока управлени  .

Description

Изобретение относитс  к области цифровой вычислительной техники и может быть использовано в высоконадежных вычислительных средствах. Известно оперативное запоминающе устройство, содержащее шифраторы ; записи и считывани , первую и втору схемы сравнени  и логический блок. Устройство позвол ет исправл ть оди ночные ошибки, а также локализовать их источник. Исправление ошибок осу ществл етс  при помощи корректирующ го кода f1J. Недостатком устройства  вл етс  невозможность исправлени  двукратных и многократных ошибок. Наиболее близким по- технической сущности к предлагаемому  вл етс  оперативное запоминающее устройство содержащее основной и контрольный накопители, блок контрол  по коду Хеммйнга, дешифратор, блок коррекции и блок регистрации ошибок, шину данных, к которой присоединены выхо ды блока коррекции, выходы блока регистрации ошибок, входы основного накопител  и блока контрол  по коду Хемминга, к шине адреса присоединены входы основного и конт15ольного накопител , выходы которого присоединень k входам блока кон-Грол  по коду Хемминга, выходы которого присоединены к входам Дешифратора и контрольного накопител , выходы основного накопител  присоединены к входам блока контрол  по коду Хемминга и входам блока коррекции, вто рые входы которого присоединены к выходам дешифратора. Входы блока регистрации 6mH6ok присоединены к выходам дешифратора. Устройство использует корректирующий код Хемминга и позвол ет исправл ть одиноч ные ошибки L23. Недостатком устройства  вл етс  отсутствие возможности исправлени  ошибок с кратностью больше двух в данных, к достоверности которых пре дъ вл ютс  повышенные требовани . Указанный недостаток обусловлен тем что испольэуе( код Хемминга позво л ет исправл ть лишь одиночные ошиб Цель изобретени  - повышение над ности устройства. Поставленна  цель достигаетс  в устройстве, содержащем накопители данных, адресные входы которых подключены к адресным входам накопител корректирук цих кодов, к входам первой группы блока регистрации ошибок и  вл ютс  адресными входами первой группы устройства, управл ющие входы накопителей данных и накопител  корректирующих кодов подключены к соответствующим выходам первой группы блока управлени , входы группы которого подключены к входам второй группы блока регистра:ции ошибок и  вл ютс  адресными входами второй группы устройства, первый вход блока управлени   вл етс  первым управл ющим входом устройства и подключен к одному из входов блока коррекции ошибок, входы - выходы первой группы, которого ЯВЛ5ПОТСЯ информационными входами-выходами устройства, информационные входы - выходы накопителей даннь1Х и накопител  корректирующих кодов подключены к соответствующим входам блока контрол , выходы которого подключены к информационным входам накопител  корректирующих кодов и к входам третьей группы блока регистрации ошибок, выходы которого подключены к входам-выходам первой группы .блока коррекции ошибок , введением коммутатора и формировател  управл ющих кодов, вход которого подключен к второму входу блока управлени  и  вл етс  вторым управл ющим входом устройства, входы первой и второй группы формировател  управл ющих входов подключены соответственно к входам группы блока управлени  и к выходам накопител  корректирующих кодов, выходы формировател  управл ющих кодов подключены к входам-выходам первой группы блока коррекции ошибок, входы-выходы второй группы KOTopcfro подключены к входам-выходам первой группы коммутатора , входы-выходы второй, третьей и четвертой групп коммутатора подключены к информационным входам-выходам соответственно первого, второго и третьего накопителей данных, управл ющие входы коммутатора подключены к выходам второй группы блока управлени . Устройство обеспечивает возможность двух режимов обращени  к пам ти: исправлени  одиночных ошибок и мажоритарный. Режим исправлени  одиночных ошибок используетс  дл  хранени  данных, к достоверности которых не предъ вл етс  повышенных требований. В этом режиме при записи данных формируетс  и заноситс  в накопитель корректирующего кода корректирующий код Хемминга, а при считывании данных они контролируютс  и при необходимосг ти в них исправл ютс  одиночные ошибки . Мажоритарный режим используетс  дл  хранени  данных, к достоверности которых предъ вл ютс  повьшенные требовани . В этом режиме данные записы ваютс  одновременно в три накопител  а при считьюании коммутатор осуществл ет поразр дную мажоритарную обработку указанных данных, что обеспечивает исправление ошибок в случае их возникновени . На фиг, 1 приведена .структурна  схема устройства; на фиг. 2 - структурна  схема блока коррекции ошибок; на фиг. 3 - структурна  схема блока контрол ; на фиг. 4 - функциональна  схема блока управлени ; на- фиг. 5 структурна  схема блока регистрации ошибок.Устройство (см. фиг. 5) содержит первый 1, второй .2 и третий 3 накопители данных, накопитель корректирующих кодов 4, коммутатор 5, бл1ок коррекции ошибок.6, блок 7, формирователь управл ющих кодов 8, , блок управлени . 9 и блок регистрации ошибок 10. Информационные входы-выходы устройства П, образующие дополнительную шину данных, соединены с первой группой входов-выходов бЛока коррекции ошибок бис выходами блока регистрации ошибок 10. Младшие и два старших разр да адресных входов устройства Т2 образуют соответственно первую и вторит) группу входов, при этом перва  группа соединена с адресными входами первого-, второго 2 и третьего 3 накопителей Данных, накопител  корректирующих -кодов 4, а также с первой группой входов блока регистрации ошибрк 10, втора  группа адресных входов 12 св зана с группой входов блока управлени  9, первой группой входов формировател  управл : кндих кодов 8 и с второй группой входов блока регистрации ошибок 10. Первым управл кшщм входом устройства  вл - етс.  вход управлени  записью-считывав нием 13, который соединен с первым входом блока управлени  9 и входом блока коррекции ошибок 6. Вторым управл ющим входом устройства  вл е тс   вход управлени  режимом 14, соединенный с вторым входом блока управлени  9 и входом формировател  управл ншщх кодов 8, группа выходов 15 которого соединена с группой входов блока коррекции ошибок 6, втора  группа входов-выходов 16 которого соединена с первой группой входов-выходов коммутатора 5, втора , треть  и четверта  группы входоввыходов которого соединены соответственно с первым 1, вторым 2 и третьим 3 накопител ми данных, входы управлени  записью-считыванием которых соединены с соответствующими разр дами первой группы выходов 17 блока управлени  9, втора  группа выходов 18 которого соединена с группой входов управлени  коммутатора 5. Перва  19, втора  20 и треть  21 группы входов блока контрол  7 соединены соответственно с второй, третьей и четвертой группами входоввызсодов коммутатора 5. Четверта  22 . группа входов блока контрол  7 сое- . динена с группой выходов накопител  корректируквдих кодов 4, груцпа информационных входов которого соединена с группой выходов 23 блока контрол , а также с второй группой входЪвформировател  управл ющих кодов Вис третьей группой входов блока регистрации ошибок 10. При этом коммутатор 3 выполнен в виде микропроцессорной коммутационной ,БИС (например 583ХЛ1) с мажоритарными функци ми. Блок коррекции ошибок 6 состоит из идентичных разрадов, число которых совпадает с разр дностью информационной 11. Ка ф(ый разрад блока коррек1щи 6 (см. фиг. 2) содержит шинный формирователь 24 и элемент ИС СПЮЧАЮЩЕЕ ИЖ 25. Входвыход шинного формировател  24 соединен с соответствующим разр дом шишл 11, выход шинного формировател  24 соединен с первым входом элемента ИСКЛЮЧАЩЕЕ ИЛИ 25 и с соответствующим разр дом первой группы входов-выходов 16 коммутатора.5. Управл ющий вход шинного формировател  24 соединен с входом управлени  записью-считьтанием 13, а вход шинного формирователи 24 соединен с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 25, второй вход которого соединен с соответствующим разр дом группы выходов 15 формировател  управл ющих кодов 8. Блок контрол  7(см. фиг. 3) состоит 511 из набора сверток по модулю два 26, входы которых в соответствии с ко; ировной кода XeMMHHifa соединены с группами выходов 22 накопител  корректирукщих кодов 4 и информационных входов-выходов 19-21 накопителей данных 1-3. Выходы 23 сверток по модулю два 26 св заны с информационными входами накопител  корректирующих кодов ,А. Формирователь управл ющих кодов 8 . представл ет собой комбинационный преобразователь кода и выполн етс  в виде ПЗУ. Блок управлени  9 (см. фиг. 4) содержит дешифратор 27, первый, второй и третий элементы ШШ 28, ПЗУ 29 и элемент И 3.0. Старшие разр ды адресных входов 12 соеди нены с информационными входами дешифратора 27, с первым и вторым входами ПЗУ 29, третий вход которого соединен с первым входом элемента И 30 и входом управлени  режимом 14, Четвертый вход ПЗУ 29 соединен с входом управлени  записькг-считьшанием 13, с вторым входом элемента И 30 и стробирующим входом дешифратора 27, выходы которого соединены с первыми входами элемента ИЛИ 28, выходы которых  вл ютс  разр дами группы выходов 17, св занными с накопител ми данных 1-3, при этом разр д, св занный с накопителем корректирующих кодов 4, соединен с входом управлени  записью-считыванием 13. Вторые входы элементов ШШ 28 соединены с выходом элемента И 30. Выходы 18 ПЗУ 29 соединены с группой входов управлени  коммутатора 5. Блок регистрации ошибок 10 содержит регистр кода ошибки 31, счетчик 32. регистр адреса ошибки 33 и четвертый элемент ИЛИ 34. Выходы р егистров 31, 33 и счетчика 32 соединены с информационной шиной 11, а Их стробирунмцие входы соединены с выходом четвертого элемента ИЛИ 34, входы которого соединены с информационными входами регистра кода ошибки 31 и с группой вы ходов 23 блока контрол  7. Информаци онные входы регистра адреса ошибки 3 соединены с группой адресных входов 12. Устройство работает следующим образом . Адреса поступают на входы адреса 12, данные поступают и выдаютс  н информационную шину 1I. Режимы запис или считывани  задаютс  подачей на вход управлени  записью-считыванием 13 соответственно единичного и нулевого уровн . Управление режимом резерировани  осуществл етс  подачей на ход управлени  режимом 14. При наличии на этом входе нулевого ровн  устройство работает в режиме, исправлени  одиночных ошибок; при наличии единичного уровн  устройство работает в режиме мажоритарного резервировани . В режиме исправлени  одиночных ошибок используетс  корректирующий код Хемминга и запись информации осуществл етс  следук цим образом. Младшие разр ды кода адреса поступают по первой группе входов 12 на адресные входы накопителей 1 - 4. По этому адресу во всех четырех накопител х 1 - 4 выбираютс  соответствующие  чейки пам ти. Код адреса с двух старших разр дов входов 12 дешифрируетс  в блоке управлени  9 и в виде сигнала записи на одном из разр дов выходов 17 поступает па вход записисчитывани  одного из накопителей данных 1-3, например первого, перевод  этот накопитель в режим записи. Одновременно блок управлени  9 вьщает сигнал записи по соответствующему разр ду выходов 17 на накопитель корректирующих кодов 4, а также формирует код управлени  на вторых выходах 18, по которому коммутатор 5 передает информацию, поступакщую через блок коррекции ошибок 6 с информационной шины 11, на информационную шину первого накопител  1. Таким образом, в первый накопитель 1 записьгоаетс  информаци . Поскольку в это врем  второй 2 и третий 3 накопители наход тс  и режиме считьшани , на их входах-выходах находитс  информаци , считьшаема  из выбранных  чеек пам ти. Накопитель корректирующих кодов 4 находитс  в режиме записи и на его выходах О. Указанные коды поступают на входы 19 -. 22 блока контрол  7. Последний формирует корректирующий код Хемминга, который с выходов 23 поступает на информационные входы накопител  корректирующих кодов 4 и записываетс  в нем по выбранному адресу. В режиме считывани  на вход управлени  записью-считыванием 13 поступает нулевой уровень. Младшие разр ды адреса поступают на все четыре накопител  1-4, выбира  соответствук цие  чейки пам ти. Старшие разр ды кода адреса поступают на первую группу входов блока управлени  9. В соответствии с этим кодом блок управлени  9 формиру ет код на второй группе выходов 18, в соответствии с которым коммутатор 5 передает информацию с входов-выходов одного из накопителей данных 1-3, например второго 2, на входы-выходы 16 блока коррекции ошибок 6. На входы 19 - 21 блока контрол  7 поступают коды, извлеченные из накопителей данных 1 - 3. На вход 22 с информационных выходов накопител  корректирующих кодов 4 поступает код Хемминга, сформированный при записи. Блок контрол  7 по указанным кодам формирует на своих выходах 23 код синдрома ошибки. Отсутствию ошибок соответствует нулевой код. Код синдрома поступает на третью группу входов блока регистрации ошибок 10. Если код синдрома не нулевой, то блок регистрации ошибок фиксирует ошибку и запоминает код синдрома и адрес. Кроме того, код синдрома поступает на вторую группу входов формировател  управл ющих кодов 8. Помимо кода синдрома на входы форм формировател  .8 поступает код с двух старших адресньк входов 12 и нулевой уровень с входа управлени  режимом 14. При наличии одиночной ошибки . Б данных численное значение кода синдрома при кодировании в кодах Хем минга равно номеру разр да, накопител  1 - 4, в котором произошла ошибка Со старших разр дов входов адреса на блок формировани  8 поступает код численно равный .номеру накопител  данных - 3(в данном примере второго . накопител  2), из которого в данный момент считьгеаетс  информаци . Форми рователь 8 формирует на своих выходах не нулевой код, если ошибка согласно коду синдрома произошла в накопителе данных, адрес которого поступает со старших разр дов входов адреса., т.е. если ошибка произошла в том нakoпитeлe, из которого осуществл етс  в данный момент считывание В :§том случае единичный уровень фор- мируетс  на том, разр де 15, где согласно коду сщздрома обнаружена ошибка. На вход управлени  блока кор .рекции ошибок 6 поступает нулевой уровень, переключающий блок 6 в режи передачи информации с второй группы 388 входов-выходов 16 на информационную шину 11. На вторую группу входов-выходов 16 блока 6 поступает считьюаема  из второго накопител  2 информаци , а на входы 15 управл ющий код с формировател  8. Информаци  с вторых входоввыходов 16 передаетс  блоком 6 на шину 11. При наличии на одном из разр дов передаваемой информации ошибки блок коррекции ошибок 6 под управлением кода на входах 15 инвертирует ошибочную информацию в указанном разр де, чем достигаетс  исправление ошибки. В режиме мажоритарного резервировани  кода на входе режима 14 присутствует единичный уровень, устройство работает следукщим образом, В режиме записи на вход управлени  записьюсчитьшанием 13 поступает единичный уровень, по которому блок коррекции ошибок 6 передает информацию с информационной шины .1 1 на первую группу входов-выходов коммутатора 5. Блок управлени  9 формирует на вторых выходах 18 код, перевод щий коммутатор 5 в режим передачи информации с первой грзшпы входов-выходов на первый 1, второй 2 и третий 3 накопители данных. Кроме того, блок управлени  9 формирует на всех четырех раз р дах первой группы выходов 17 сигналы записи. Адрес по младшим разр дам входов поступает на адресные входы всех четырех накопителей. При этом старшие разр ды кода адреса не используютс . Таким образом информаци  записываетс  одновременно в соответствующую  чейку пам ти каждого из трех накопителей данных I -, 3. Кроме того, блоком контрол  7 формируетс  контрольный , код и записьгеаетс  в накопитель корректирующего кода 4. В режиме считывани -код адресас младших разр дов входов 12 поступает на адресные входы накопителей - 4. Блок управлени  9 формирует код управлени  на выходах 18, в соответствии с которым коммутатор 5 осуществл ет передачу на первую группу входов-выходов 16 информации трех накопителей данных 1 -3. Информаци  передаетс  с поразр дной мажоритарной обработкой: + А1АЗ + А2АЗ, где AI - логическое значение информа ции, поступающей с первого накопител  1 ; А2 - логическое значение информа ции, поступающей с второго накопител  2; A3 - логическое значение информа ции, поступающей с третьего накопител  3. По информации, поступающей с накопителей данных 1 - 3 и накопител  корректирующего кода 4 блок контрол  :7 формирует код синдрома, поступающий на формирователь управл ющих кодов 8 и блок регистрации ошибок 10 В случае ненулевого кода синдрома f блок регистрации IО фиксирует ошибку Формирователь управл ющих кодов в режиме мажоритарной обработки независимо от кода сивдрома формирует нулевой код управлени , благодар  этому блок коррекции ошибок передае информацию с первых входов-выходов коммутатора 5 на информационную шину ,1 1 без обработки. Таким образом, при работе в режиме исправлени  одиночных ошибок в одном цикле записи или считывани  обращение происходит к одной  чейке пам ти одного из накопителей данных 1 - 3 и к одной  чейке пам ти накопител  корректирующего кода 4. При этом контрольнь1й код фopмиpyefс по данным, поступакйцим не только с накопител ,, в который осуществл етс запись, но и по данным, считьгоаемым из двух других накопителей данных. В режиме мажоритарного резервировани  при записи и считьшании обращен

производитс  одновременно к трем  чейкам пам ти, но одной в каждом накопителе 1 - 3, имекщим один и тот же адрес, поступающий с младших разр дов адресных входов 12. При этом эффективна  емкость пам ти в режиме мажоритарного .резервировани  в три раза меньше, чем в режиме испр.авлени  одиночных ошибок.

I W,, .

Блок коррекции ошибок 6 работает ,следующим образом. Направление передачи информации задаетс  сигналом, поступакщим с входа управлени  записью-считыванием 13. При единичном уровне на входе 13 шинный формирователь 24 передает информацию с соответствующего разр да информационной шины 11 на соответствующий разр д второй, группы входов-выходов 16. При 1

определ ет к какому из трех накопителей данных осуществл етс  обращение . По указанным сигналам ПЗУ 29 формирует код Управлени  на второй. группе выходов 18, которым осуществл етс  переключение коммутатора 5. Кроме того, блок управлени  9 формирует сигналы записи на первой группе выходов 17, предназначенные дл  задани  режима записи накопител м 1-4. Сигнал записи на накопитель корректирующих кодов 4 поступает непосредственно с входа управлени  записью-считыванием 13

Сигналы записи на накопители дан ных 1-3 получаютс  при единичном уровне на входе управлени  записьюсчитыванием , дешифрацией кода со старших разр дов входов адреса 12 или при одновременном наличии еди8 нулевом уровне информаци  передаетс  в обратном направлении с входоввыходов 16 через элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 25 и через шинный формирова- . тель 2А на информационную шину 11. Если на второй вход элемента ИС КЛЮЧАЮЩЕЕ ИЛИ 25 поступает с соответствующего разр да 15 формировател  управл ющих кодов 8 единичный уровень, то информаци  при передаче в данном разр де инвертируетс . Коммутатор 5 в зависимости от кода управлени , поступающего с вторых выходов 18 блока управлени  9, осуществл ет следующие функции: передачу информации с первой группы входов-выходов на одну из трех других групп входоввыходов; передачу информации с второй, третьей и четвертой групп входоввыходов на первую группу; передачу информации с первой группы входоввыходов на остальные три группы ВХОДОВ-ВЫХОДОВ передачу информации с поразр дной обработкой с вторых, третьих, четвертых входов-выходов на первые входы-выходы. Блок контрол  7 работает следующим Образом. Коды с групп входов 19-22 поступают.на свертки по модулю два 26. Кажда  свертка 26 обслуживает один разр д кода синдрома . Блок -управлени  9 - работает следующим образом. На входы блока 9 посту двухразр дный код адреса (.старшие разр ды)и сигналы о режимах: управление записью-считьшанием управление режимом. Код на двух старших разр дах входов данных 12 11 ничных уровней на входах 13, 14. В первом случае сигнал записи вьщаетс  на накопитель с номером, численно равным коду на старших разр дах входов адреса 2, а во втором случае на накопители 1-3. Блок регистрации ошибок 10 работает следующим образом. При наличии на третьих входах 23 блока 10 ненулевого кода синдрома элемент ИЛИ 34 формирует стробирующий импульс,по которому в регистр кода ошибки 31 заноситс  код синдрома в регистр адр са ошибки 33, с входов адреса 12 заноситс  текущий адрес, а содержимо счетчика 32 увеличиваетс  на единицу Таким образом, после обнаружени  очередной ошибки в счетчике 32 зафиксировано число ошибок, в регист ре адреса ошибки 33 фиксируетс  адре последней ошибки, а в регистре кода ошибки синдрома последней ошибки. Данные об ошибках выдаютс  по информационной шине 11. Использование изобретени  позвол  ет повысить надежность устройства путем избирательного резервировани  пам ти. При этом дл  хранени  рабочи 38 данных, к достоверности которых не предъ вл етс  повышенных требований, используетс  режим исправлени  одиночных ошибок. В этом случае используетс  все поле пам ти. Дл  хранени  данных, к достоверности которых предъ вл ютс  повьшгенные требовани , используетс  режим мажоритарного резервировани . К таким данным относ тс , например, данные, позвол ющие перезапустить задание при обнаружении сбойных ситуаций, а также данные, , искажение которых может повлечь катастрофические отказы. В этом режиме каждое слово данных занимает три  чейки пам ти, однако этот режим позвол ет добитьс  существенно большей надежности, поскольку позвол ет исправл ть ошибки любой кратности, за исключением ошибок, возникающих в одноименных разр дах различных слов данных. Таким образом, в одном запоминающем устройстве хран тс  данные с различной степенью надежности и соотношение их объемов может произольно измен тьс .

иг.З

/ 23

П

U2.5

11.

t

/ ч

Claims (1)

1. РЕЗЕРВИРОВАННОЕ ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее накопители данных, адресные входы которых подключены к адресным входам накопителя корректирующих кодов, к входам первой группы блока регистрации ошибок и являются адресными входами первой группы устройства, управляющие входы накопителей данных и на- . копителя корректирующих кодов подколочены к соответствующим выходам первой группы блока управления, входы группы которого подключены к входам второй группы блока регистрации ошибок и являются адресными входами второй группы устройства, первый вход блока управления является первым управляющим входом устройства и подключен к одному из входов блока коррекции ошибок, входы - выходы первой группы которого являются информационными входами выходами устройства, информационнные входы-выходы накопителей данных и накопителя корректирующих кодов подключены к соответствующим входам блока контроля, выходы которого подключены к информационным входам накопителя корректирующих кодов и к входам третьей группы блока регистрации ошибок, выходы которого подключены к входам-выходам первой группы блока коррекции ошибок, отличающееся тем, что, с целью повышения надежности, оно содержит коммутатор и формирователь управляющих кодов, вход которого подключен к второму входу блока управления и является вторым управляющим входом устройства, входы первой и второй групп § формирователя управляющих кодов подключены соответственно к входам группы блока управления и к выходам накопителя корректирующих кодов, выходы формирователя управляющих кодов подключены к входам—выходам перг вой группы блока коррекции ошибок, входы-выходы второй группы которого подключены к входам-выходам первой группы коммутатора, входы-выходы второй, третьей и четвертой групп коммутатора подключены к информационным входам-выходам соответственно первого, второго и третьего накопителей данных, управляющие входы коммутатора подключена к выходам второй группы блока управления .

   *