SU1115108A1 - Запоминающее устройство с блокировкой неисправных чеек - Google Patents

Abstract

1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С БЛОКИРОВКОЙ НЕИСПРАВНЫХ ЯЧЕЕК, содержащее блок коррекции ошибок, выход которого  вл етс  информационным входом устройства, и блоки пам ти , ка здый из которых содержит накопитель , дешифратор адреса, преобразователь кода и информационный регистр , входы которого  вл ютс  информационными входами блока пам ти, причем выходы преобразовател  кода соединены с входами дешифратора адреса , выходы которого подключены к адресным входам накопител , выходы которого соединены с соответствующими входами блока коррекции ошибок отличающеес  тем, что, с целью повышени  быстродействи  устройства, в каждый блок пам ти введены шифратор, первый блок сравнени , группы регистров адреса неисправной  чейки, блок сортировки, формирователь импульсов сброса, блок индикации, формирователь контрольных сигналов, блок контрол , блок местного управлени , элементы ИЛИ, формирователь тактовых импульсов, первый элемент И, счетчик и регистр адреса, входы которого  вл ютс  адресными входами блока пам ти, причем выходы информационного регист1 а соединены с входами формировател  контрольных сигналов, выходы которого подключены к информационным входам накопител , выходы которого соединены с входами блока контрол , выходы регистра адреса подключены к одним из входов преобразовател  кода и одним из входов первого блока сравнени , выходы которого соединены с входами шифратора, выходы которого подключены к другим входам преобразовател  кода, вьрсоды которого соединены с первым входом первого элемента ИЛИ, другие входы первого блока сравнени  подключены к (Л выходам регистров адреса неисправной  чейки первой группы, первые входы которых и первые входы регист- S с ров адреса неисправной  чейки второй группы соединены с выходом формировател  импульсов сброса и входом сброса счетчика, выход блока контрол  подключен к первому входу второго элемента ИЛИ, выход которого соединен :п с первьм входом первого элемента И и входом формировател  тактовых импульо сов, выход которого подключен к так00 товому входу блока сортировки, вторые входы первого и второго элементов ИЛИ подключены соответственно к адресному и управл ющему выходам блока местного управлени , выход первого элемента ИЛИ соединен с вторым входом первого элемента И и вторыми входами регистров адреса неисправной  чейки второй группы, третьи входы которых подключены к тактовым выходам блока сортировки.

Description

информационные выходы которого соединены соответственно с четвертыми входами регистров адреса неисправной  чейки второй группы, кроме первого, и счетным входом счетчика выход каждого регистра адреса неисправной  чейки второй группы подключен к п тому входу последующего регистра,адреса неисправной  чейки второй группы, соответствующему входу блока индикации, второму входу одноименного регистра адреса неисправной  чейки первой группы и одному из информационных входов блока сортировки, другой информационный вход которого соединен с выходом первого элемента И, третьи входы регистров адреса неисправной  чейки первой группы объединены и  вл ютс  управл ющим входом блока пам ти, адресные, инфомационные и управл ющие входы блоко пам ти соответственно объединены и  вл ютс  входами устройства, управл ющими выходами которого  вл ютс  выходы счетчиков.

2, Устройство по п. 1, отличающее с  тем, что каждый блок сортировки содержит элементы И с второго по шестой и блоки сравнени  с второго по п тый, первые входы которых  вл ютс  информационными входами блока с пер вого по четвертый, вторые входы п тым информационным входом блока, а первые вьосоды  вл ютс  информационными выходами блока и подключены к первым входам элементов И с третьего по шестой, выходы которых  вл ютс  тактовыми выходами блока, причем вторые выходы блоков сравнени  с второго по п тый соединены с входами с первого по четвертый второго элемента И, выход которого подключен к вторым входам элементов И с третьего по шестой, а п тый вход второго элемента И  вл етс  тактовым входом блока.

3. Устройство по пп. 1 и 2, отличающеес  тем, что каждый блок местного управлени  содержит седьмой элемент И, формирователь одиночного импульса, ключ, элемент задержки и группу ключей, выходы которых соединены с первым входом седьмого элемента И, второй вход которого и вход элемента задерки соединен с выходом формировател  одиночного импульса, вход которого подключен к вькоду ключа, причем выход седьмого элемента И и выход элемента задержки  вл ютс  соответственно адресным и управл ющим выходами блока.

Изобретение относитс  к вычислительной технике, в частности к запоминающим устройствам.

Известны запоминающие устройства с блокировкой неисправных  чеек СП и .

Одно из известных устройство содержит накопитель, состо щий из основных и дополнительных элементов пам ти, регистры адреса, и счетчик СП.

Недостатком этого устройства  вл етс  низкое быстродействие.

Наиболее б;1изким техническим решением к предлагаемому  вл етс  запоминающее устройство с блокировкой неисправных  чеек, содержащее неCKOinbKo одинаковых накопителей, подключенньвс к соответствующим входам

блока коррекции ошибок и соединенных своими адресными входами через соответствующий дешифратор адреса с выходом соответствующего преобразовател  кода адреса, один из входов которого соединен с соответствующим регистром числа, а другой вход - с кодовыми шинами адреса С2Д, . Недостатками этого устройства

 вл ютс  невозможность устранени  нескольких дефектов за один такт обращени  к нему, поскольку дл  корректировки нескольких дефектов наqo подбирать другие корректирующие

числа, чем при возникновении одного дефекта, что снижает быстродействие устройства, и невозможность применени  в нем несамокорректирующих кодов. 3 Цель изобретени  - повышение быстродействи  запоминающего устройства путем осуществлени  возможности вы влени  и исключени  в процессе функционировани  устройства неисправных  чеек в течение одного такта обращени  к нему при записи в него информации, представленной как самокорректирующим, так и несамокорректирующим кодом. Поставленна  цель достигаетс  те что в запоминающее устройство с бло кировкой неисправных  чеек, содержа щее блок коррекции ошибок, выход ко торого  вл етс  информационным выходом устройства, и блоки пам ти, ка здый из которых содержит накопи- тель , дешифратор адреса, преобразователь кода и информационный регистр , входы которого  вл ютс  информационными входами блока пам ти, причем выходы преобразовател  кода соединены с входами дешифратора адреса , выходы Которого подключены к адресным входам накопител , выходы которого соединены с соответствующими входами блока коррекции ошибок , в каждый блок пам ти введены шифратор, первый блок сравнени , группы регистров адреса неисправной  чейки, блок сортировки, формирователь импульсов сброса, блок индикации , формирователь контрольных сигналов , блок контрол , блок местного управлени , элементы ИЛИ, формирователь TaKfoBbix импульсов, первый элемент И, счетчик и регистр адреса , входы которого  вл ютс  адресными входами блока пам ти, причем выходы информационного регистра соединены с входами формировател  кон рольных сигналов, выходы которого подключены к информационным входам накопител , выходы которого соедине с входами блока контрол , выходы ре гистра адреса подключены к одним из входов преобразовател  кода и одним из входов первого блока сравнени , выходы которого соединены с входами шифратора, .выходы которого подклю- цены к другим входам преобразовател кода, выходы которого соединены с первым входом первого элемента ИЛИ, другие входы первого блока сравнени  подключены к выходам регистров адреса неисправной  чейки первой группы, первые входы которых и первые входы регистров адреса неиспран 084 ной  чейки второй группы соединены с выходом формировател  импульсов сброса и входом сброса счетчика, выход блока контрол  подключен к первому входу второго элемента ИЛИ, выход которого соединен с первым входом первого .элемента И и входом формировател  тактовых импульсов, выход которого подключен к тактовому входу блока сортировки, вторые входы первого и второго элементов ИЛИ подключены соответственно к адресному и управл ющему выходам блока местного управлени , выход первого элемента ИЛИ соединен с вторым входом первого элементаИ и вторыми входами регист-ров адреса неисправной  чейки второй группы, третьи входы которых подключены к тактовым выходам блока сортировки, информационные выходы которого соединены соответственно с четвертыми входами регистров адреса неисправной  чейки второй группы, кроме первого, и счетньм входом счетчика, выход каждого регистра адреса неисправной  чейки второй группы подключен к п тому входу последующего регистра адреса неисправ- . ной  чейки второй группы,соответствующему входу блока индикации, второму входу одноименного регистра адреса неисправной  чейки первой группы и одному из информационных входов блока сортировки, другой информационный вход которого соединен с выходом первого элемента И, третьи входы регистров адреса неисправной  чейки первой группы объединены и  вл ютс  управл ющим входом блока пам ти, адресные,информационные и управл ющие входы блоков пам ти соответственно объединены и  вл ютс  входами устройства, управл ющими выходами которого  вл ютс  выхо-ды счетчиков. I Казкдый блок сортировки содержит элементы И с второго по шестой и блоки сравнени  с второго по п тый, первые входы которых  вл ютс  информационными входами блока с первого по четвертый, вторые входы - п тым информационным входом блока, а первые выходы  вл ютс  информационными выходами блока и подключены к первым входам элементов И с третьего по шестой, выходы которых  вл ютс  тактовыми выходами блока, причем вторые выходы блоков сравнени  с второго по п тый соединены с входами с первого по четвертый второго элемента И, выход которого подключен к вторым входам элементов И с третьего по шестой, а п тый вход второго элемента И  вл етс - тактовым входом блока. Кроме того, каждый бло1с местного управлени  содержит седьмой элемент И, формирователь одиночного импульса , ключ, элемент задержки и группу ключей, выходы которых соединены с первым входом элемента И, йторой вход которого и вход элемента задержки соединены с выходом формировател  одиночного импульса, вход которого подключен к выходу клю ча, причем выход седьмого элемента И и выход элемента задержки  вл ютс  соответственно адресньм и управл ющим выходами блока. На фиг. 1 изображена структурна  схема устройства; на фиг. 2 - функциональна  схема ка здого блока пам ти; на фиг. 3 и 4 -функциональные сх мы блоков сортировки и местного упра лени  соответственно. Устройство содержит (фиг. 1) блок 1 коррекции ошибок, блоки 2-4 пам ти с информационными 5, адресными 6 и управл ющими 7 входами и управл ющими 8 и информационными 9 выходами Устройство имеет информационный 10. Каждьй блок 2-4 пам ти содержит (фиг. 2) информационный регистр J1, регистр 12 адреса, преобразователь 13 кода, дешифратор 14 адреса, накопитель 15, шифратор 16, первый блок 17 сравнени , первую группу регистров 18-21 адреса неисправной  чейки вторую группу регистров 22-25 адреса неисправной  чейки,блок 26 сортировки , счетчик 27, ,рм-ирователь 28 импульсов сброса, блок 29 индикации , формирователь 30 контрольных сигналов, блок 31 контрол , блок 32 местного управлени , первый 33 и второй 34 элементы ИЛИ, первый элемент И 35,формирователь 36 тактовых импульсов Каждый блок 26 сортировки (фиг.З содержит блоки 37-40 сравнени  с второго по п тый и элементы И 41-45 с второго по шестой. Каждый блок 32 местного управлени  содержит (фиг. 4) элемент 46 задержки, группу 47 ключей, ключ 48 седьмой элемент И 49 и формирователь 50 одиночного импульса, Устройство работает следующим об разом. Информационные слова, представленные Самокорректирующим или несамокорректирующим (параллельным двоичным импульсным) кодом, поступают с входов 5 (фиг. 1 и 2) одновременно в блоки 2-4, где одновременно записываетс  в  чейки накопителей 15 по адресам, коды которых одновременно поступают с входов 6. В накопитель 15 каждого из блоков 2-4 . по одинаковым адресам одновременно записываетс  одинакова  информаци . При чтении информационные слова, представленные параллельно двоичным кодом, с выхода 9 каждого из блоков 2-4 поступают одновременно на входы блока 1. Из  чеек накопител  15 с одинаковым адресом с выходов 9 блоков 2-4 в блок 1 поступает одинакова  информаци . Если в считываемой информации имеютс  ошибки, то они корректируютс  в блоке 1 с помощью самокорректирующего кода, или (если информационное слово представлено несамокорректирующим кодом) путем , одновременного сравнивани  информационных слов, считанных из блоков 2-4. Откорректированна  информаци  поступает на выход 10. Вы вление и блокировка неисправHbtx  чеек в каждом из блоков 2-4 за один такт обращени  к устройству происходит следующим образом. Перед началом функционировани  устройства все разр ды регистров 18-21 и счетчика 27 устанавливаютс  в нулевое положение, а все разр ды регистров 22-25 в единичное положение по сигналу с выхода формировател  28. Последовательность информационных слов (с контрольными разр дами или без контрольного разр да каждое слово) с выхода регистра 11 поступает на вход формировател  30, в котором она передаетс  на его выход и одновременно с этим формируетс  дополнительный контрольньй разр д дл  каждого информационного слова который вместе со своим информационным словом с выхода формировател  30 записываетс  в накопитель 15 по адресам, коды которых поступают с выхода регистра 12 через преобразователь 13 и дешифратор 14. При чтении информации с выхода накопител  15 в виде последовательности информационных слов, со своим

7t

дополнительным контрольным разр дом кахдое, поступает на вход блока 31, а без дополнительного контрольного разр да - на выход 9. В блоке 31 каждое информационное слово вместе со своим дополнительным контрольным разр дом подвергаетс  свертке по модулю два. Если в этом информационном слове нет ошибки, то результат свертки будет равен нулю и на выходе блока 31 будет отсутствовать сигнал, что говорит об исправности  чейки, соответствующей адресу, по которому это провер емое слово было записано в накопитель 15.

Дл  контрол  правильности функци нировани   чейки каждого адреса накопител  15 могут быть использованы контрольные разр ды (если они име .ютс ) каждого .слова, поступающего на вход регистра 11. В этом случае информационные слова с выхода регистра 11 поступают через формирователь 30 без изменени  (т.е.. без формировани  дополнительного контрольного разр да на вход накопител  I I

При чтении информаци  с выхода

накопител  15 в виде последовательности информационных слов (со своими контрольными разр дами) поступает на вход блока. 31 и на выход блока 9. В блоке 31 в этом случае каждое информационное слово участвует в свертке по модулю два со сво ми контрольными разр дами (например код Хемминга), лричем кажда  группа разр дов информационного слова участвует в свертке со своим контрольным разр дом, при этом результаты всех групповых сверток объедин ютс 

При наличии ошибки в информационном слове с выхода блока 31 через элемент ИЛИ 34 поступает сигнал дл  запуска формировател  36 и на вход элемента И 35, разреша  прохождение кода адреса  чейки, из которой было считано слово с ошибкой, с выхода преобразовател  13 через элемент ИЛИ 38 и элемент И 35 на п тый информационный вход блока 26, на тактовьй вход которого с выхода формировател  36 поступает одиночный тактовый импульс с задержкой во времени относительно переднего фрота сигнала на входе запуска формировател  36 (задержка больше времени; срабатывани  блоков 37-40).

5108

Блок 26 предназначен дл  записи кодов неисправных  чеек в регистры 22-25 R пор дке возрастани  абсолютных величин кодов этих адресов. 5 Дл  этого в блоке 26 код адреса каждой новой неисправной  чейки, поступающий с выхода элемента ИЛИ 35 на вторые входы блоков 37-40 (фиг. 3) одновременно сравниваютс  с кодами неисправных  чеек на выходах регистров 22-25, поступающими через информационные входы блока 26 на первые входы блоков 37-40.

Если код адреса новой неисправной  чейки меньше кода адреса, содержащегос  в каком-либо из регистров 22-25, то один из блоков 27-40, соответствующий этому адресу, формирует сигнал, поступающий с выхода

20 соответствующего из блоков 37-40 на соответствующий выход блока 26 и на вход соответствующего из элементов И 42-45, открыва  его дл  прохождени  тактового импульса с

тактового входа блока 26 - через элемент И 41 на соответствующий тактовый выход блока 26.

Если же код адреса неисправной  чейки, поступающий на п тый ин-0 формационный вход блока 26, при сравнении окажетс  равным коду адреса в каком-либо из регистров 2225 , то соответствующий блок 37-40 выставл ет на втором выходе запре5 щающий сигнал (низкий уровень напр жени ) , поступающий на соответствующий вход элемента И 41, закрыва  его дл  прохождени  тактового импульса,

Таким образом, если код адреса

новой неисправной  чейки меньще одних из кодов адресов или меньще первоначального единичного кдда, но больше других кодов адресов неисправных  чеек, записанных ранее в регистры 22-25, то большие коды сдвигаютс  на один из регистров 22-25 в сторону последнего регистра 25, а в освободившийс  из регистров 22-25 записываетс  код адреса новой неисправной  чейки (в последнем регистре 25 информаци  тер етс ),

С выходов регистров 22т25 коды адресов неисправных  чеек поступают в блок 29 дл  визуального контрол  и в регистры 18-21, куда записываютс  по сигналу перезаписи, поступающему с входа 7.

9П

С выходов регистров 18-21 (на которых всегда присутствует записанна  в регистры 18-21 информаци ) коды адресов неисправных  чеек поступают на входы блока 17, в котором они все одновременно сравниваютс  с каждым кодом адреса, поступающим в регистр 12 с входа 6. Если код адреса на входе 6 больше или равен коду адреса неисправной  чейки, наход щемус  в каком-ли з из регистров 18-21, то на выходе блока 17, соответствующему номеру этого регистра 18-21, по вл етс  единичный уровень напр жени , поступающий на шифратор 16, который дл  каждого входа формирует свой код числа, равный номеру регистра 18-21, и поступающий затем в преобразователь 13, Преобразователь 13 увеличивает на это число соответствующий код адреса, поступающий на вход 6, что позвол ет исключить из обращени  неисправную  чейку (или группу  чеек) накопител  15 путем сдвига массива адресов.

Блок 33 позвол ет имитировать коды адресов неисправных  чеек и сигнал об ошибке в информации, что дает возможность исключени  из обращени  любые неисправные  чейки накопител  15 при контроле устройства

Код адреса какой-нибудь  чейки накопител  15, которую желательно

5108О

исключить из процесса функционировани  устройства, набираетс  с помощью ключей 47 (фиг. 4).

Этот код адреса  чейки пос.тупа5 ет на первый вход элемента И 49. Затем по сигналу от ключа 48 запускаетс  формирователь 50, пр моугольный импульс с выхода которого поступает на второй вход элемента И 49, при этом переднему фронту этого импульса пропускаетс  на выход элемента И 49 код адреса  чейки накопител  15 с ключей 47, и через элемент 46 задержки - на его выход (имитируетс  сигнал ошибки).

Счетчик 27 подсчитывает количество заполненных регистров 22-25, суммиру  число .сигналов с выхода бло1Га 40 (фиг. 3). Когда число этих сигналов окажетс  равным числу регистров 22-25,тогда с выхода 8 счетчика 27 поступает сигнал, указывающий , что в соответствующем из блоков 2-4 количество неисправных  чеек накопител  15 равно предельно допустимой величине, и этот блок пам ти необходимо ремонтировать.

Технико-экономическое преимущество предлагаемого устройства заключаетс  в его более высоком быстродействии по сравнению с прототипом .

.г

Claims (3)

1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С БЛОКИРОВКОЙ НЕИСПРАВНЫХ ЯЧЕЕК, содержащее блок коррекции ошибок, выход которого является информационным входом устройства, и блоки памяти, каждый из которых содержит накопитель, дешифратор адреса, преобразователь кода и информационный регистр, входы которого являются информационными входами блока памяти, причем выходы преобразователя кода соединены с входами дешифратора адреса, выходы которого подключены к адресным входам накопителя, выходы которого соединены с соответствующими входами блока коррекции ошибок, отличающееся тем, что, с целью повышения быстродействия устройства, в каждый блок памяти введены шифратор, первый блок сравнения, группы регистров адреса неисправной ячейки, блок сортировки, формирователь импульсов сброса, блок индикации, формирователь контрольных сигналов, блок контроля, блок местного управления, элементы ИЛИ, формирователь тактовых импульсов, первый элемент И, счетчик и регистр адреса, входы которого являются адресными. входами блока памяти, причем выходы информационного регистра соединены с входами формирователя контрольных сигналов, выходы которого подключены к информационным входам накопителя, выходы которого соединены с входами блока контроля, выходы регистра адреса подключены к одним из входов преобразователя кода и одним из входов первого блока сравнения, выходы которого соединены с входами шифратора, выходы которого подключены к другим входам преобразователя кода, выходы которого соединены с первым входом пер- _с вого элемента ИЛИ, другие входы пер- 19 вого блока сравнения подключены к выходам регистров адреса неисправной ячейки первой группы, первые входы которых и первые входы регистров адреса неисправной ячейки второй группы соединены с выходом формирователя импульсов сброса и входом сброса счетчика, выход блока контроля подключен к первому входу второго элемента ИЛИ, выход которого,.соединен с первым входом первого элемента И и входом формирователя тактовых импульсов, выход которого подключен к тактовому входу блока сортировки, вторые входы первого и второго элементов ИЛИ подключены соответственно к адресному й управляющему выходам блока местного управления, выход первого элемента ИЛИ соединен с вторым входом первого элемента И и вторыми входами регистров адреса неисправной ячейки второй группы, третьи входы которых подключены к тактовым выходам блока сортировки,

SU п„ 1115108 информационные выходы которого соединены соответственно с четвертыми входами регистров адреса неисправной ячейки второй группы, кроме первого, и счетным входом счетчика, выход каждого регистра адреса неисправной ячейки второй группы подключен к пятому входу последующего регистра,адреса неисправной ячейки второй группы, соответствующему входу блока индикации, второму входу одноименного регистра адреса неисправной ячейки первой группы и одному из информационных входов блока сортировки, другой информационный вход которого соединен с выходом первого элемента И, третьи входы регистров адреса неисправной ячейки первой группы объединены и являются управляющим входом блока памяти, адресные, информационные и управляющие входы блоков памяти соответственно объединены и являются входами устройства, управляющими выходами которого являются выходы счетчиков.

2. Устройство по π. 1, отличающееся тем, что каждый блок сортировки содержит элементы И с второго по шестой и блоки сравнения с второго по пятый, первые входы которых являются ин формационными входами блока с пер вого по четвертый, вторые входы пятым информационным входом блока, а первые выходы являются информационными выходами блока и подключены к первым входам элементов И с третьего по шестой, выходы которых являются тактовыми выходами блока, причем вторые выходы блоков сравнения с второго по пятый соединены с входами с первого по четвертый второго элемента И, выход которого подключен к вторым входам элементов И с третьего по шестой, а пятый вход второго элемента И является тактовым входом блока.

3. Устройство по пп. 1 и 2, отличающееся тем, что каждый блок местного управления содержит седьмой элемент И, формирователь одиночного импульса, ключ, элемент задержки и группу ключей, выходы которых соединены с первым входом седьмого элемента И, второй вход которого и вход элемента задержки соединен с выходом формирователя одиночного импульса, вход которого подключен к выходу ключа, причем выход седьмого элемента И и выход элемента задержки являются соответственно адресным и управляющим выходами блока.