SU1141453A1 - Запоминающее устройство с коррекцией групповых ошибок - Google Patents

Abstract

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ ГРУППОВЫХ ОШИБОК, содержащее накопители, элемент задерж-. ки, коммутатор, первьй элемент И, элементы НЕРАВНОЗНАЧНОСТЬ, neps-jTo группу элементов И и блок коррекции, содержащий первый регистр, первую и вторую группы сумматоров по модулю два, группы элементов И с второй по четвертую, сумматоры по модулю два с первого по третий, компараторы, первый элемент ИЛИ и первый элемент ИПИ-НЕ, причем информационные выходы первого регистра соединены с информационными входами накопителей, информационные выходы первого регистра соединены с одними из входов сумма- торов по модулю два групп, другие входы поключены к выходам тов И второй группы, первые входы которых и входы первого и второго сумматоров по модулю два соединены с контрольными выходами первого регистра , контрольные входы которого подключены к выходам элементов И третьей группы и контрольным выходам накопителей, первые входы одних из элементов И третьей группы соединены с выходами сумматоров по модулю два групп/ первый вход другого элемента И третьей группы соединен с выходом третьего сумматора j по модулю два, входы которого поклю чены к выходам сумматоров по модупю два первой группы, вторые входы элементов И второй группы соединены с .входами признака считывани  накопителей , с управл ющим входом коммутатора и одним, из входов первого элемента И, вторые входы элементов И-Третьей группы соединены с- входами признака записи накопителей,одни из входов компараторов, первые входы элементов И четвертой группы и одни из входов первого элемента ИЛИ соединены соответственно с выходами ,сумматоров по модулю два первой группы и с выходом первого сз мматора по модулю два, выходы сумматоров по модулю два второй группы и выход второго сумматора по модулю два подключены к вторым входам элементов И четвертой группы, другим входам первого элемента ИЛИ и другим входам компараторов, выходы которы: соединены с входами первого элемента ИЛИНЕ , выходы элементов И четвертой группы соединены с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ, вторые сд входы которых соединены с информаО9 ционными выходами накопителей и  вл ютс  информационными входами устгГ) ройства, выход первого элемента И соединен с первыми входами элементов И первой группы, вторые входы которых соединены с выходами элементов НЕРАВНОЗНАЧНОСТЬ , а выходы  вл ютс  инфорг мационными выходами устройства, вход элемента задержки вл етс  входом запуска устройства, первый выход элемента задержки соединен с первым

Description

информационным входом коммутатора, второй - с входами синхронизации накопителей , третий - с вторым информационным входом коммутатора, четвертый - с другим входом первого элЬ мента И, а п тый выход  вл етс  одним из- управл ющих выходов устройств а, выход коммутатора соединен с управл ющим входом первого регистра , отличающеес  тем, что, с целью повышени -надежности устройства, в него введен второй ре гистр, мажоритарный элемент, элементы НЕ с первого по третий, второй и третий элементы И,второй элемент ИЛИ-НЕ, второй элемент ИЛИ, группы элементов И с п той по седьмую, груп па элементов ИЛИ/и четвертый сумматор по модулю два, причем одни из входов второго регистра соединены с выходами компараторов и входами мажо ритарного элемента, выход которого соединен с входом первого элемента НЕ и первым входом второго элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, третий - с выходом второго элемента .ИЛИ-НЕ, а выход - с первым входом второго элемента ИЛИ, вход второго элемента НЕ соединен с выходом первого элемента ИЛИ-НЕ, вькод второго элемента НЕ соединен с первым вхо11 дом третьего элемента И, второй вход которого соединен с выходом первого элемента НЕ, а третий - с выходом первого элемента И,.выход третьего элемента И соединен с другим входом второго регистра, выходы которого соединены с входами второго элемента ИЛИ-НЕ, первые входы элементов И п той группы и вход третьего элемента НЕ, вторые входы элементов И п той группы  вл ютс  другими управл ющими входами устройства, выход третьего элемента НЕ соединен с первыми входами элементов И шестой и седьмой групп, выходы второго региг , стра соединены с вторыми входами элементов И шестой группы, третьи входы которых соединены с вьпсодом мажоритарного элемента, вторые входы элементов И седьмой группы соединены с выходом первого элемента НЕ, а третьи - с выходами компараторов, : выходы элементов И п той, шестой и седьмой групп соединены с входамиэлементов ИЛИ группы, выходы которых соединены с третьими входами элементов И четвертой группы, выход первого элемента ИЛИ-НЕ соединен с вторым входом второго элемента ИЛИ, входы четвертого cyMMatopa по модулю два соединены с входами компататоров .

Изобретение относитс  к вычислительной технике, в частности к запоминающим устройствам СЗУ), и может быть использовано дл  построени  высоконадежных блоков пам ти с возможностью ремонта накопител  в процессе решени  задачи.

Известно ЗУ с коррекцией групповых ошибок, содержащее блоки интерфейсного сопр жени , соединенные с блоком коррекций, и группы накопителей , адресные входы которых подключены к адресным выходам блоков/ интерфейсного сопр жени , логический блок, входы которого подключены к одним из выходов блоков интерфейсног сопр жени , выходы соединены с входами блока коррекции, одними из входов блоков интерфейсного сопр жени  и управл ющими входами накопителей , а информационные входы накопителей каждой группы подключены к одноименной группе выходов блока коррекции СгЗ .

Дгу исправлени  ошибок в этом ЗУ используетс  двз мерньй итеративный код, с помощью которого возможна коррекци  одиночных и групповых ошибок , расположенных в одной диагонали матрицы кодового слова. Разр ды каждой диагонали записываютс  в отдельный накопитель, что позвол ет сохранить работоспособность ЗУ при изъ тии одного из накопителей дй  ремонта .или замены. Недостатком данного устройства  вл етс  невозмож- ность произвольного выбора информа3 цнонной емкости ЗУ из-за ее зависимости от длины кодового слова большого числа накопителей. . Наиболее близким техническим решением к изобретению  вл етс  ЗУ с коррекцией групповьсх ошибок, содер жащее накопители, блок коррекции, элемент задержки, коммутатор, элемент И, элемента НЕРАВНОЗНАЧНОСТЬ, и группу элементов И, причем информ ционные и контрольные выходы накопителей соединены соответственно с информационными и контрольными входами блока коррекции, входы синхро низации накопителей подключены к первому выходу элемента задержки, второй выход и чход которого  вл ютс  соответственно управл ющим выходом и входом запуска устройства, первый и второй входы коммутатора соединены соответственно с третьим и четвертым выходами элемента задержки , п тый выход которого соеди нен с первым входом элемента И, одни из выходов блока коррекции под ключены к первым входа:м соответству ющих элементов НЕРАВНОЗНАЧНОСТЬ, вторые входы которых соединены с информационными выходами накопителе выход первого элемента И подключен к первым входам элементов И груп пы, вторые входы которых соединены с выходами элементов НЕРАВНОЗНАЧНОСТЬ , а выходы  вл ютс  информационными выходами устройства, управл ющий вход блока коррекции подключен к выходу коммутатора, а другие выходы блока коррекции  вл ютс  контрольными выходами устройства. 2 В режиме Запись слово данных поступает на вход блока коррекции, который формирует контрольные разр ды двумерного итеративного кода,, после чего сформированное кодовое слово записываетс  в накопитель.. В режиме Чтение считанное кодовое слово поступает в блок коррекции , который определ ет наличие ошибки в одном из накопителей и выдает позиции ошибок неверно считанных разр дов. Исправление ошибок происходит на элементах НЕРАВНО- ЗНАЧНОСТЬ. Затем через группу элементов И исправленное слово данных поступает на выход устройства. Недостаток устройства заключаетс  в том, что оно не в состо нии обнаружить и скорректировать ошибку , котора  возникает при полном 53 выходе из стро  одного из накопителей , что приводит к снижению надежности ЗУ. Цель изобретени  - повьш1ение надежности устройства., Указанна  цель достигаетс  тем, что в ЗУ с коррекцией групповых ошибок, содержащее накопители, элемент задержки,первый элемент И, элементы НЕРАВНОЗНАЧНОСТЬ, первую. группу элементов И и блок коррекции, содержащий первый регистр, первую и вторую группы сумматоров по модулю два, группы элементов И с второй по четвертую, сумматоры по модулю два с первого по третий, компарато-. первый-элемент ИЛИ и первый элеры , мент ИЛИ-НЕ, причем информационные входы первого регистра соединены с информационными входами накопителе, информационные выходы первого регистра соединены с одними из входов сумматоров по модулю два групп, другие входы подключены к выходам элементов И второй группы, первые входы которых и входы первого и второго сумматоров по модулю два соединены с контрольными выходами первого регистра , контрольные входы которогб подключены к выходам элементов И третьей группы и контрольным выходам накопителей, первые входы одних из элементов И третьей группы соединены с выходами сумматоров по модулю два групп, первый вход другого элемента И третьей группы соединен с выходом третьего сумматора по модулю два, входы которого подключены к выходам сумматоров по модулю два первой группы, вторые входы элементов И второй группы соединены с входами признака считывани  накопителей , с управл ющим входом коммутатора и одним из входов первого элемента И, вторые входы элементов И третьей группы соединены с входами признака записи накопителей, одни из входов компараторов, первые входы элементов И четвертой группы и одни из входов первого элемента ИЛИ соединены соответственно с выходами сумматоров по модулю два первой группы и с выходом первого сумматора по модулю два,- выходы сумматоров по модулю два второй группы и выход второго сумматора по модулю два подключены к вторым входам элементов И четвертой группы, другим входам первого элемента ИЛИ и другим вхо1 дам компараторов, выходы которых соединены с входами первого элемент ИЛИ-НЕ, выходы элементов И четвертой группы соединены с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ, вторые входы которык соединены с ин формационными выходами накопителей и  вл ютс  информационными входами устройства, выход первого элемента соединен с первьши входами элементов И первой группы, вторые входы которых соединены с соответствующи ми выходами элементов НЕРАВНОЗНАЧНОСТЬ , а выходы  вл ютс  информационными выходами устройства, вход элемента задержки  вл етс  входом запуска устройства, первый выход элемента задержки соединен с первым информационным входом коммутатора, второй - с входами синхронизации накопителей, третий - с вторым инфо мационным входом коммутатора, четвертый - с другим входом первого элемента И, а п тый вьгход  вл етс  одним из управл ющих выходов, устрой ства, выход коммутатора соединен с управл ющим входом первого регистра введены-Второй регистр, мажоритарный элемент, элементы НЕ с первого, по третий, второй и третий элементы И,, второй: элемент ИЛИ-НЕ, второй элемент ИЛИ, группы элементов И с п той по седьмую, группа элементов ИЛИ и четвертый сумматор по модулю два, причем одни из входов второго регистра соединены с выходами компараторов и входами мажоритарного элемента;, выход которого соединен с входом первого элемента НЕ и первым входом второго элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, третий - с выходом второго элемента ИЛИ-НЕ, а выход с первым входом второго элемента ИЛИ, вход второго элемента НЕ соединен с выходом первого элемента ИЛИ-НЕ, выход второго элемент НЕ соединен с первым входом третьего элемента И, второй вход которог соединен с выходом первого элемента НЕ, а третий - с выходом первого элемента И, выход третьего элемента И соединен с другим входом второго регистра, выходы которого соединены с соответствующими входами второго элемента ИЛИ-НЕ, первые входы элементов И п той группы и вход третьегб элемента НЕ, вторые входы эле36 ментов И п той группы  вл ютс  другими управл ющими входами устройства , выход третьего элемента НЕ сое|динен с первыми входами элементов И шестой и седьмой групп, выходы второго регистра соединены с вторьми входами элементов И шестой группы, третьи входы которых соединены с выходом мажоритарного элемента, вторые входы элементов И седьмой группы соединены с выходом первого элемента НЕ, а третьи.- с выходами компараторов , выходы элементов И п той, шестой и седьмой групп соединены с входами элементов ИЛИ группы, выходы которых соединены с третьими входами элементов И четвертой группы, выход первого элемента ИЛИ-НЕ соединен с вторым входом второго элемента ИЛИ, входы четвертого сумматора по модулю два соединены с входами компараторов. На фиг.1 представлена функциональна  схема предлагаемого ЗУ с коррекцией групповых ошибок; на фиг.2 и 3функциональна  схема блока коррекции . Устройство содержит (фиг. I) накопители 1-5, блок 6 коррекции, элемент 7 задерлски, коммутатор 8, первый элемент И 9, элементы НЕРАВНОЗНАЧНОСТЬ 10-25, первую группу элементов И 26-41, причем информационные 42-57 и контрольные 58-66 выходы накопителей 1-5 соединены соответственно с информационными и контрольными входами блока 6 коррекции , вход элемента 7 задержки  вл етс  входом 67 запуска устройства, первый выход 68 элемента 7 задержки сог единен с первым входом коммутатора 8, второй 69 - с входами синхронизации накопителей 1-5, третий 70 - с вторым входом коммутатора 8, четвертый 71 - с первым входом первого элемента И 9, а п тый 72  вл етс  управ51 ющим выходом устройства, выходы 73-88 блока 6 коррекции соединены с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ 10-25, вторые входы которых соединены с информационными выходами 42-57 накопителей 1-5 и  вл ютс  информационными входами 89 устройства, выход первого элемента и 9 соединен с первыми входами элементов И 26-41 первой группы, вторые входы которых соединены с соответствующими выходами элементов НЕРАВНОЗНАЧНОСТЬ 10-25, а вьпсоды  вл ютс  информационными выходами 90 устройства, входы признака записи накопителей 1-5 соединены с входом i признака записи блока 6 коррекции и  вл ютс  входом 91 записи устройства , входы признака считьшани  накопителей 1-5 и блока 6 коррекции объединены с управл ющим входом коммзтатора 8 и вторым входом первого элемента И 9 и  вл ютс  входом 92 считьшани  устройства, установочными входами 93-97 которого  вл  ютс  установочные входы блока 6 коррекции, вьпсод коммутатора 8 соединен с управл ющим входом 98 блока 9 коррекции, выходы 73-88 информационных и 99-107 контрольных разр дов , выход 108 признака некорректируемой ошибки и выход 109 признака отказа блока 9 коррекции  вл ютс  контрольными выходами 11 О устройства , выход первого элемента И 9 соединен с входом 111 синхронизации блока 9 коррекции, вход признак установки которого  вл етс  входом 112 замены накопител  устройства , адресные входы накопителей  вл ютс  адресным входом 113 устройства. Блок 6 коррекции содержит (фиг.2 и 3) первый регистр 114, первую группу сумматоров 115-118 по модулю два, вторую группу сумматоров 119122 по модулю два, с второй по седь мую группы элементов И 123-130, 131-139, 140-164, 165-169, 170-174 и 175-179 соответственно, первый 180 второй 181, третий 182 и четвертый 183 сумматоры по модулю два, компараторы 184-188, второй регистр вьшолненный на D-триггерах 189-193 первый 194 и второй 195 элементы ИЛИ, первый 196 и второй 197 элемен ты ИЛИ-НЕ, второй 198 и третий 199 элементы И, мажоритарный элемент 20 первый 201, второй 202 и третий 203 элементы НЕ и группу элементов ИЛИ 204-208, Регистр 114 имеет инфо мационные 209-224 и контрольные 225 233 выходы. Сумматоры 115-122, 180 и 181 по модулю два имеют выходы 234-243. Устройство работает следующим об разом. В устройстве дл  коррекции одиночных и групповых ошибок используетс  двумерный итеративный код, мат рица кодового слова которого дл  числа информационных разр дов, равного в данном примере шестнадцати, имеет вид: - информационные разр ды; & - контрольный разр д общей четности; С 4 -1 4 контрольные разр ды соответственно групповой и веточной четности. В исходном состо нии регистры 114 и триггеры 189193 обнулены, а на вход 112 подаетс  низкий уровень напр жени . В режиме Запись на вход 113 устройства поступает адрес выбранной  чейки накопител , на вход 89 - слово данных S , на вход 91 - признак записи, а на вход 67 - сигнал Запуск. По вившись на выходе 68 элемента 7 задержки, сигнал Запуск через коммутатор 8 проходит на вход 98 блока 6, где заносит в регистр 114 информацию, наход щуюс  на входах 42-57. После этого в блоке 6 начинаетс  формирование контрольных разр дов по формулам 1Ь Контрольные разр ды групповой етности С - С формируютс  с по-. ощью сумматоров 115-118.по модулю ва, а контрольные разр ды веточной етности d - с помощью сумматоов 119-122 по модулю два. Контрольый разр д общей четности 6 формиуетс  с помощью сумматоро-в 115-118 о модулю два и с помощью суммато-. а 182 по модулю два. На входе 92 лока 6 присутствует логический нуль (низкий уровень напр жени ), а на ходе 91 - логическа  единица (выокий уровень напр жени ). В резульате элементы И 123-130 остаютс  акрытыми и на их выходах наход тс  огические нули, а элементы И 13139 открываютс  и сформированные коптрольные разр ды поступают с их выходов на входы 58-66 блока 6 и нако пителей 1-5. С по влением сигнала на выходе 69 элемента 7 задержки производитс  запись кодового слова в накопители 1-5, причем разр ды S , ,S(, S , S , с . записьюаютс  в накопитель 1, разрады S S,., С, d - в накопитель 2, разр ды bj, bj, 1.3, копитель 3, разр ды о , v.j s S,, , d - в накопитель 4, а разр Н / S.., S.,. , . d - в накоды с,,, oj- 10 ts 5. По окончании записи на выход 72 устройства вьщаетс  сигнал Ответ. ., В режиме Чтенце на .вход 113 устройства поступает адрес выбранно  чейки, на вход 92 - признак считывани , а на вход 67 - сигнал Запуск . С по влением сигнала на выходе 69 элемента 7. задержки кодово слово считываетс  из накопителей 1и поступает на входы блока 6. Так как на управл ющем входе коммутатора 8 присутствует логическа  единица , поступакнца  с входа 92 устрой ства, то прохождение сигнала через коммутатор с выхода 68 элемента 7 задержки запрещаетс . Одновременно разрешаетс  прохождение сигнала с выхода 70, поступающего позже сигнала с выхода 69 с задержкой, равной времени выборки информации из накопителей 5. Пройд  коммутатор этот сигнал nocTynaieT на управл ющий вход 98 блока 6 и заносит счдтанное кодовое слово в регистр 114.

184 oi об d. 5 185 . о., d d oL d

186 ct, d d, c,. oi

Э т 5

4-Й компаратор 187 d, d, d. d

5-Й компаратор 188 d d.. d

1 z Э 4 1

f.

4

oi. 10 Затем в блоке 6 начинаетс  формирование синдрома ошибки с помощью .сумматоров 115-122, 180 и 181 по модулю два. Так как на входе 92 признака считывани  блока 6 присутствует логическа  единица, то считанные значени  контрольных разр дов ., d4 с выходов 225-233 регист-ра 114 через элементы И 123-130 поступают на входы сумматоров 115-122 по модулю два и логическое состо ние их выходов 234-241 определ етс  формулами соответственно. Состо ние выходов 242 и 243 сумматоров 180-181 определ етс  как/ t d +d, + dj + d, d, + + с„ + с., С. -1 2 соответственно. В дальнейшем разр ды синдрома ошибки 6i, Ъ 4 и 5- сравниваютс  между собой .с помощью компараторов 184-188, причем , компаратор 184 сравнивает одfli oCj (ij и ноименные разр ды /J /i /ff остальные компараторы сравнивают разр ды cL d d- oCg с. циклически сдвинутыми разр дами /ij Л j 4 COOTветстврш с таблицей.

111141453

При совпаденииинформации на первом-п том входах с информацией на шестом-дес том входах какого-либо из компараторов состо ние его выхода принимает значение логической г %1 . 2; где g. - логическое состо ние выхода i-го элемента ИЛИ 204-208. Поэтому при отсутствии опшбки ( все разр ды синдрома равны нулю ) на выходах всех компараторов присутствуют высокие уровни напр жени  рдйако на выходах 73-107 элементов И 140-164 сохран ютс  логические ну ли. В этом случае считанные из нако пител  информационные разр ды кодового слова проход т через элементы НЕРАВНОЗНАЧНОСТЬ 10-25 без изменени , а затем по сигналу с выхода 7 элемента 7 задержки, проход щему че рез элемент И 9, вьщаютс  на выходы 90 устройства. Затем на выход 72 поступает сигнал Ответ. Рассмотрим теперь случай неправильного считывани  данных. При это предполагаетс , что неисправность имеет место только в одном из накопителей 1-5.. Пусть, например, в накопители 1- было записано кодовое слово При считывании в результате выхо да из стро  разр дов Sj S и d2 в накопителе 3 в регистр поступает следующее кодовое слово: Тогда сумматорами 115-122,180 по модулю два формируетс  син ром ошибки

12

единицы. Позиции ошибок (неисправные разр ды) определ ютс  с помощью элементов И 140-164 при совпадении единичных значений , /5, -/ij. и g g в соответствии с формулами Ч. . «SfS 4/i4 ;«с 4 5 2 «с( ot 1 + 1+0+1+0 1 оСг 1 + 1 + 1+0+0 I ( 5 0+0+1+0+0 1 Согласно таблице только на выходе компаратора I86 по вл етс  логическа  единица, а на выходах остальных компараторов сохран етс  логический ноль. На выходе мажоритарного элемента 200 по вл етс  логическа  единица только при наличии двух и более единиц на его входах, поэтому в данном случае на его выходе сохран етс  низкий уровень напр жени , а на выходе элемента НЕ 201 - высокий . На первых входах элементов И 175-179 также присутствует высокий уровень напр жени , с ввкода элемента НЕ 203, следовательно, вы-, ходы этих элементов повтор ют логическое состо ние выходов компараторов 184-188. То же логическое соето ние будет к на выходах элементов ИЛИ 204-208, поскольку элементы И 165-174 остаютс  закрытыми, т.е. на выходе элемента ИЛИ 206 по вл етс  высокий уровень напр жени , а на выходах остальных элементов ИЛИ этой же группы - низкие ( g О, &, О. 8. gi О, g- О). В результате элементы И 140-164 формируют следующие значени  позиций ошибок:

SH ОI

0

513 ecJj I

о nМ

Таким образом, на элементах НЕРАВНО ЗНАТНОСТЬ 12 и 17 происходит инверси  третьего и восьмого разр да , а по состо нию контрольных выходов ПО можно определить, что ошибка произошла в разр дах S Sg , Cj и d . Сигнал с выхода s мента И 9 вьщает исправленное слово на выход 90 и одновременно поступает на вход I1 блока 6, где стробирует элемент И 199. На остальных входах данного элемента в эт мент присутствуют лоп-гческие единиць , он открываетс , и на вхо, геров 189-193 ньщаетс  сигнал,, записывающий в них информацию, наход -. Е1;уюс  на выходах компараторов 184188 , Это означает; что в регистре 189-193 происходит запоминание номера отказавшегос  накопител .

Предположим теперь, что в третье накопителе отказал последний разт .е. накопитель 3 полностью

р д S.

13

вьппел из стро  о Если отказ в разр дах S 5 Sg S S,, есть закрепление нул ., а в разр дах Cjjdj - закрепление единицы, то в регистр 114 поступает следующее кодовое слово:

11010

1 1 1 00

S7

S.1

1

5Н ° S15 05 Ч

На элементах НЕРАВНОЗНАЧНОСТЬ 12, 17 .и 22 происходит инверси  третьего, восьмого и тринадцатого разр дов, а состо ние выхода указывает на .полный выход из стро  накопител  3. Так как на выходе элемента НЕ 201 присутствует низкий уровень напр жеВ результате на выходах всех компараторов 184-188 и на выходе мажоритарного элемента 200 по вл етс  логическа  единица. Элементы И 175179 закрываютс  и открываютс  элементы И 170-174, которые пропускают на. .выходы элементов ИЛИ 204-208 информацию , записанную в триггерах 189193 . Следовательно, на выходе элемента ИЛИ 206 по вл етс  логическа  единица, а на выходах элементов ИЛИ

204 - 208 логические нули (

8, 0, 82 О, 8з

. I §4 О. §5 О ).

Элементы И 140-164 формируют следующие значени  позиций ошибок:

0; oj

ки , поступающий на вход элемента И 199, то нова  запись данных в триггеры 189-193 по сигналу с выхода элемента И 9 не происходит.

Способность устройства корректировать все разр ды, считанные с одного из накопителей, дает возможность защититьс  от таких его отказов , как выход из стро  формирователей синхронизирующих и адресных сигналов , замыкани  адресных шин, неисправностей системы питани  и т.п. Здесь возможны два случа  дальнейшей работы устройства. В первом из них, при первом чтении после возникновени  отказа данного вида в одном из накопителей не все п ть-разр дов считываютс  из него неверно например, если в накопитель 3 ранее были записаны разр ды S 1, S. О, Сз I, 5„ 1, d. 1, а отказ привел к посто нному считываниш и накопител  нулей, то в разр де 5g ошибка отсутствует . Тогда в триггеры 189-193 записьшаетс  номер отказавшего накопител , и в дальнейшем устройство работает аналогично описанному выше. Веро тность такого событи  равны 31 Во втором случае при первом чтении все разр ды считываютс  неверно. Есл предположить, что до этого момента отказов в накопителе не бьто и в триггерах 189-193 записаны нули, то коррекции не происходит. Одновременно на всех трех входах элемента И198 оказьшаютс  высокие уровни напр жени  и логическа  единица с его выхода через элемент ИЛИ 195 поступает на выход 108 блока 6 и на выход 110 устройства как признак некорректиру емой ошибки (НКО ). При возникновении такого событи , веро тность которого 1 необходимо обратитьс  в режим чтени  к другой  чейке накопител , а затем провести повторное считывание по нужному адресу. При замене накопител  веро тность вьщачи признака НКО в описанном случае можно свести К нулю,-с этой целью на один из входов 93-97 устройства , номер которого соответствуе номеру замен емого накопител , следует подать высокий уровень напр жени  (например, на вход 95 при замене накопител  3), а на остальные низкий . После этого на вход 112 замены накопител  подаетс  логическа  единица. Элементы И 170-179 закрываютс  и открьшаютс  элементы И 165169 , определ   тем самым разр ды, которые неправильно считываютс  вследствие изъ ти  из состава устрой ства соответствующего накопител . Тем самым исключаетс  возможность невыполнени  коррекции при первом чтении. После замены накопител  подача логической единицы на вход 112 прекращаетс . Признак НКО вьщаетс  также при обнаружении ошибки в разных накопител х. Пусть, например, ошибка происходит в разр дах 5 и 5 Тогда синдром ошибки примет вид ) оСз 0; odj-O ( р, 0; , /, . Так как ни на одном из выходов компараторов 184-188 не оказываетс  логической единицы, то на выходе элемента РШИ-НЕ 196 по вл етс  высокий уровень напр жени , который через элемент ИЛИ 195 поступает на выход устройства как признак НКО. . Четвертый сумматор 183 по модулю два предназначен дл  обнаружени  ошибок в самом блоке коррекции. По вление логической единицы на его выходе 109 означает, что вьщача признака НКО вызвана не ошибкой в накопител х 1-5, а отказом в цеп х формировани  синдрома блока 6 коррекции. В целом информаци  на контрольном выходе 110 устройства, включающа  позиции ошибок кодового слова, признак некорректируемой ошибки и признак отказа блока коррекции, может быть использована дл  индикации отказавших разр дов и ускорени  поиска неисправностей в отдельных блоках устройства. Преимущество предлагаемого технического решени  по сравнению с известным заключаетс  в более высокой надежности, так как оно способно корректировать ошибки одного из накопителей независимо от их кратности. причем эти ошибки могут быть выэваны отказами как запоминающих микросхем , так и элементов электроники обрамлени , Кроме того, устройство способно обнаружить отказы в блоке коррекции.

Claims (1)

1. ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

   С КОРРЕКЦИЕЙ ГРУППОВЫХ ОШИБОК, содержащее накопители, элемент задерж-. ки, коммутатор, первый элемент И, элементы НЕРАВНОЗНАЧНОСТЬ, первую группу элементов И и блок коррекции, содержащий первый регистр, первую и вторую группы сумматоров по модулю два^ группы элементов И с второй по четвертую, сумматоры по модулю два с первого по третий, компараторы, первый элемент ИЛИ и первый элемент ИЛИ-НЕ, причем информационные выходы первого регистра соединены с информационными входами накопителей, информационные выходы первого регистра соединены с одними из входов сумма-~ торов по модулю два групп, другие входы поключены к выходам элементов И второй группы, первые входы которых и входы первого и второго сумматоров по модулю два соединены с контрольными выходами первого регистра, контрольные входы которого подключены к выходам элементов И третьей группы и контрольным выходам накопителей, первые входы одних из элементов И третьей группы соединены с выходами сумматоров по модулю два групп/ первый вход дру гого элемента И третьей группы соединен с выходом третьего сумматора :· ίпо модулю два, входы которого поключены к выходам сумматоров по модулю два первой группы, вторые входы элементов И второй группы соединены с входами признака считывания накопителей, с управляющим входом коммутатора и одним, из входов первого элемента И, вторые входы элементов И третьей группы соединены с входами •признака записи накопителей,одни из входов компараторов, первые входы элементов И четвертой группы и одни из входов первого элемента ИЛИ соединены соответственно с выходами ,сумматоров по модулю два первой группы и с выходом первого сумматора по модулю два, выходы сумматоров по модулю два второй группы и выход второго сумматора по модулю два подключены к вторым входам элементов И четвертой группы, другим входам первого элемента ИЛИ и другим входам компараторов, выходы которых! соединены с входами первого элемента ИЛИНЕ, выходы элементов И четвертой группы соединены с первыми входами элементов НЕРАВНОЗНАЧНОСТЬ, вторые входы которых соединены с информационными выходами накопителей и являются информационными входами устго ройства, выход первого элемента И соединен с первыми входами элементов И первой группы, вторые входы которых соединены с выходами элементов НЕРАВНОЗНАЧНОСТЬ, а выходы являются инфорг· мационными выходамиустройства, вход элемента задержки‘является входом ' запуска устройства, первый выход элемента задержки соединен с первым

   1141453 информационным входом коммутатора, второй - с входами синхронизации накопителей, третий - с вторым информационным входом коммутатора, четвертый - с другим входом первого элемента И, а пятый выход является одним из· управляющих выходов устройства, выход коммутатора соединен с управляющим входом первого регистра, отличающееся тем, что, с целью - повышения надежности устройства, в него введен^ второй регистр, мажоритарный элемент, элементы НЕ с первого по третий, второй и третий элементы И,второй элемент ИЛИ-НЕ, второй элемент ИЛИ, группы элементов И с пятой по седьмую, группа элементов ИЛИ/и четвертый сумматор по модулю два, ‘причем одни из входов второго регистра соединены с выходами компараторов и входами мажоритарного элемента, выход которого соединен с входом первого элемента НЕ и первым входом второго элемента И, второй вход которого соединен с выходом первого элемента ИЛИ, третий - с выходом второго элемента .ИЛИ-НЕ, а выход - с первым входом второго элемента ИЛИ, вход второго элемента НЕ соединен с выходом первого элемента ИЛИ-НЕ, выход второго элемента НЕ соединен с первым входом третьего элемента И, второй вход которого соединен с выходом первого элемента НЕ, а третий - с выходом первого элемента И,. выход третьего ,элемента И соединен с другим входом второго регистра, выходы которого соединены с входами второго элемента ИЛИ-НЕ, первые входы элементов

   I И пятой группы и вход третьего элемента НЕ, вторые входы элементов И пятой группы являются другими управ' ляющими входами устройства, выход третьего элемента НЕ соединен с пер: выми входами элементов И шестой и j седьмой групп, выходы второго реги- , стра соединены с вторыми входами элементов И шестой группы, третьи входы которых соединены с выходом мажоритарного элемента, вторые входы элементов И седьмой группы соединены с выходом первого элемента НЕ, а третьи - с выходами компараторов, выходы элементов И пятой, шестой и седьмой групп соединены с входами-’ элементов ИЛИ группы, выходы которых соединены с третьими входами элементов И четвертой группы, выход первого элемента ИЛИ-НЕ соединен с вторым входом второго элемента ИЛИ, входы /четвертого сумматора по модулю два соединены с входами компата* торов.