SU1495854A1 - Устройство дл контрол многоразр дных блоков оперативной пам ти - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано дл  функционального контрол  как отдельных корпусов микросхем оперативных запоминающих устройств (ОЗУ),так и построенных на их основе ОЗУ произвольных организаций и емкости. Целью изобретени   вл етс  повышение достоверности контрол  и расширение функциональных возможностей за счет обеспечени  контрол  пам ти с раздельными и совмещенными входами, с трансл цией и без трансл ции данных на выходы при записи. Устройство содержит генератор тактовых импульсов, блок управлени , счетчик, элемент ИЛИ, сумматор по модулю два, коммутатор, мультиплексор, сумматор, шинные формирователи адреса и данных, блок посто нной пам ти, регистр данных и блок сравнени . Цель изобретени  достигаетс  реализацией с помощью счетчика и блока посто нной пам ти тестов"Бегуща  1,0" и "Дождь" с перестановкой разр дов а дреса дл  многоразр дных ОЗУ и организацией режимов контрол  данных при записи и считывании в зависимости от типа элементной базы ОЗУ. 4 ил.

Description

Изобретение относитс  к-вычислительной технике и может быть использовано дл  функционального контрол  как отдельных корпусов микросхем оперативных запоминающих устройств (ОЗУ), так и построенных на их основе блоков полупроводниковых ОЗУ произвольной емкости и организации.

Цель изобретени  - повышение достоверности контрол  и расширение функциональных возможностей за счет обеспечени  контрол  пам ти с раздельными и совмещенными входами-выходами , с трансл цией и без трансл ции данных на выходы при записи.

На фиг. 1 изображена функциональна  схема устройства; на фиг. 2 - функциональна  схема блока управлени  ; на фиг. 3 - функциональна  схема коммутатора; на фиг. 4 - массивы данных, записанные в посто нном запоминающем устройстве тестовых комбинаций., , .

Устройство содержит генератор 1 тактовых импульсов, блок 2 управлени , счетчик 3, элемент ИЛИ 4, сумматор 5 по модулю два, коммутатор 6, мультиплексор 7, сумматор 8, шинный формирователь 9 адреса, блок 10 по- .сто нной пам ти (БПП), регистр 11

.

со

01

00

сд

Nt

данных, тинный формирователь 12 данных , группу сумматоров 3 по модулю два, элемент 14, первый 15 и второй 16 индикаторы, первую 17 и вторую 18 группы индикаторов, провер емьй блок 19 оперативной пам ти (БОП). Сумматоры 13 по модулю два и элемент И-НЕ 14 составл ют блок сравнени ,

Блок 2 управлени  (фиг. 2) содержит элемент И 20, первый 21 и второй 22 элементы задержки, элемент ИЛИ 23,В-триггер 24, переключатель 25, элемент И-НЕ 26 и резистор 27, под- ключенный с одной стороны к плюсу источника питани , а с другой стороны - подключенный к второму входу элемента 2И-НЕ 26.

Двоичный счетчик импульсов имеет разр дность (k+1+З), где k - количество адресных входов контролируемого БОП; 1 - количество адресных входов БПП тестовых комбинаций; 1 a+log2n; п - количество информаци- онных входов БОП.

Если значение дробное, то берут ближайшее большее целое число. Коэффициент а принижает значени  О, 1 или 2 и зависит от требуемой достоверности контрол   чеек БОП Наибольша  достоверность контрол  достигаетс .при .

Распредел ютс  выходы счетчика 3 от младших разр дов к старшим еле- дующим образом: 1-й выход - младший разр д счетчика; 1-  группа выходов 1 разр дов; 2-  группа выходов (k-1) разр дов; 2-й выход - один разр д между 2-й и 3-й группами выходов 3-  группа выходов - 1 разр дов; 3-й выход - старший разр д счетчика,

Коммутатор 6, имеющий 1 входов и (k-1) ВЫХОДОВ , реализуют монтажным путем. Возможны три варианта соединени  входных и выход 1ых шин, S случа когда (k-l)l (фиг. 3, вариант 28), все входы соединены с соответствующими выходами. Когда (k-l)l (фиго 3, вариант 29), на младшие 1 разр дов входов подаютс  соответственно 1 входов . На оставшиес  (1+1)(k-1) выходов коммутируютс  соответственно, начина  с младших разр дов, входы коммутатора. В случае,- когда (k-lXl (фиг. 3, вариант 30), на выходы коммутируютс  соответственно младшие (k-1)-входные разр ды.

г 10

й 15 20

.

35 - зв; 0 й

45 ае , и , Q вы j l 1 Блок- И) посто нной пам ти имсчгг

в

объем 2 п. .

Когда коэффициент , в записываетс  бегуща  единица (фиг.4, вариант 31), При в БПП записываютс  бегуща  единица и бегущий нуль (фиг. 4, вариант 32), при бегуща  единица, бегущий нуль и информационна  комбинаци  типа дождь (фиг. 4, вариант 33) ...При значении log,n (дробном) оставшиес  (2 -0)2  чеек БПП заполн ютс  информацией типа дождь (фиг. 4, вариант 34).

Устройство работает следующим образом .

Проверка БОП 19 состоит из двух этапов. На первом этапе осуществл етс  контроль всех  чеек провер емого БОП объемом . В БОП записываи- 6 етс  2 . п идентичных отображений

содержимого БПП. Далее провод т считывание из всего БОП информации и ее сравнение с информацией, наход щейс  в БПП, При наличии ошибки в счи-. танной информации устройство останавливаетс  и прекращает дальнейшую проверку . При отсутствии ошибок проводитс  второй цикл записи-чтени , ана- логичньгй первому, однако по i-му адресу БОП записываетс  информаци  из  чейки БПП с адресом (i+l), В третьем .цикле записи-чтени  в  чейку БОП записываетс  информаци  из (1+2)-й  чейки БПП (2 циклов записи-чтени ), в результате чего провод тс  полный контроль исправности всех  чеек БОП и контроль взаимных вли ний информационных, адресных и управл ющих шин блока БОИ

Далее проводитс  второй этап проверки , отличающийс  от первого тем, что на входы старших разр дов адреса БОП подключаютс  выходы младших разр дов счетчика 3. Это позвол ет обнаружить микросхемы БОП с недостаточным быстродействием дешифратора адреса.

Импульс отрнцафельной пол рности, пришедший по шине начальной установки , устанавливает по S-входу триггер 24 в единичное состо ние и обнул ет счетчик 3, При этом по вившийс  на инверсном выходе триггера 24 сигнал логического О разрешает прохождение импульсов через элемент ИЛИ 23 с выхода генератора на счетный вход счетчика 3, работающего в режиме непрерыпнот о перег.чета. Па элементе ИЛИ 4, сумматоре 5 по модулю два и элементе 21 задержки построен формирователь сигналов Записг -чтё iTHe (Зп/Чт). Причем элемент ИЛИ 4 путем логического сложени  сигнала с генератора 1, задержанного элементом 21 задержки и сигнала с первого выхода счетчика 3 формирует длительность сигнала Запись-чтение. А сумматор 5 по модулю два формирует на первом выходе устройства сигнал Запись, если на втором выходе счетчика 3 уровень логического О, и СИГН9Л Чтение - если уровень логической 1, Сигналом Выбор кристалла (ВК) служит сигнал с первого в хода счетчика 3, Такое формирование сигналов Зп-чт и ВК позвол ет получить оптимальные временные соотношени  этих сигналов дл  каждого ко кретного типа провер емого БОП, что обеспечивает достоверность контрол  динамических параметров и быстродействие . Мультиплексор 7 при нулевом состо нии управл ющего входа подключает к группе входов старших разр дов шинного формировател  9 адреса вторую группу выходов счетчика 3, а при подаче на управл ющий вход логической 1 подключает через коммутатор 6 первую группу выходов счетчика 3, подключенную также и к группе входов младших разр дов шинного формировател  9 адреса, что позвол ет сформировать полный k-разр д ный адрес дл  провер емого БОП 19.

Таким образом, за первые 2 тактов , т.е. до по влени  на втором выходе счетчика 3 логической 1, происходит первый цикл записи информаци в БОП. В последующие 2 тактов, т„е . когда на втором выходе счетчика 3 устанавливаетс  уровень логической 1, происходит первый цикл считывани  информации из БОП. В процессе считывани  информации из БОП выходы шинного формировател  12 данных под воздействием логической 1 на управл ющем входе наход тс  в высокоим- педансном состо нии. Проинвертиро- ванна  входным регистром 11 информаци  из БОП поразр дно сравниваетс  в блоке сравнени  на группе сумматоров 13 по модулю два с информацией, хран щейс  в БПП 10. Обобщенный результат сравнени  по вл етс  на выходе п-входовето элемента И-НЕ 14, ко .j4

т рый  вл етс  выходом блока сравнени . При наличии ошибки в считанной информации на выходе п-входово- г о злемеШ-а И-НЕ 14 по вл етс  логическа  I, котора  инвертируетс  элементом 2И-ПЕ 26 блока 2 управлени . По переднему фронту сигнала записи , сформированного путем логического умножени  сигнала с выхода генератора 1 и сигналг1 с первого выхода счетчика 3 элементом 2И 20 и задержанного элементом 22 задержки, происходит запись логического О в

триггер 24 блока 2 управлени , в результате чего блок 2 управлени  прекращает транслировать импульсы с выхода генератора 1 на счетный вход счетчика 3, которьй при этом фиксирует адрес неисправной  чейки БОП. Нар ду с этим логический О, по вившийс  на пр мом выходе триггера 24, стробирует содержимое регистра 11, что необходимо дл  фиксации ошибки,

вызванной малым быстродействием провер емого БОП.

В результате перва  группа 17 индикаторов показывает неисправные разр ды шины данных, втора  группа

18 индикаторов показывает адрес неисправной  чейки БОП, а первый 15 и второй 16 индикаторы показывают режим , в котором происходит обнаружение ошибки. Эта информаци  позвол ет

сделать вывод о причине неисправности и оперативно ее устранить.

Кроме того, временное положение переднего фронта сигпала записи по отношению к сигналу ВК определ етс  временем задержки элемента 22

задержки блока 2 управлени , что позвол ет компенсировать вли ние времени задержки элементов устройства и установить оптимальное врем  срабатывани  дл  каждого конкретного типа БОП.

Наличие в блоке 2 управлени  переключател  25 и элемента 2И-1ГЕ 26 и резистора 27, который служит дл  повьшгени  помехоустойчивости при разомкнутом переключателе 25, позвол ет провер ть три различных типа БОП: с раздельным входом и выходом, у которых при записи на выходе безразичное состо ние; с раздельным вхоом и выходом, у которых при записи информаци  с входа трлнслируетс  на выход; с двунаправленным сигналом вход-выход.

7

Дл  проверки БОП первого типа необходимо переключатель 25 блока управлени  замкнуть. При этом во врем  записи информации в БОП, т.е, при наличии на втором выходе счетчика 3 логического О, на информационном Ьходе триггера 24 блока 2 управлени  будет логическа  1, не завис ща  рт состо ни  входной шины устройства .

I Дл  проверки БОП второго типа пе- Ьеключатель 25 блока 2 управлени  не- рбходимо разомкнуть. При этом результат сравнени  информации на входе и выходе БОП как в момент считывани , ак и в момент записи информации в lOn поступает на вход триггера 24 5лока 2 управлени  и записываетс .

Дл  проверки БОП третьего типа пе- 20 обнаружить микросхемы БОП с недостаэеключатель 25 блока 2 управлени  мо- шт быть в любом положении. Однако при )азомкнутом переключателе 25 блока 2

точным быстродействием дешифратора адреса.

Если провер емый БОП 19 исправен, то устройство начинает новую провер- 25 ку. Это позвол ет организовать циклическую проверку работоспособности БОП 19 при воздействии климатических факторов.

управлени  будет производитьс  запись результата сравнени  в триггер 24 Фло.ка 2 управлени  как при.считыва- 1}1ии, так и при записи информации в |ОП, что позвол ет вы вить замкнутые собой информационные шины при фаписи информации в БОП. I Дл  проверки БОП с двунаправлен- фыми шинами вход-выход необходимо Объединить попарно соответствующие 1(азр ды входной и выходной шин данных }|гстройства.

При отсутствии ошибок в первом цикле записи-чтени  следует второй Аналогичный цикл записи-чтени , от- Аичающийс  тем, что по адресу ffion 19 записываетс  информаци  из  чейки БПП 10 с адресом (1+1).Это Достигаетс  за счет того,, что сумматор 8, формирующий адрес дл  БПП 10, на первой группе входов, подключенных к первой группе выходов счетчика ., имеет код i-ro адреса БОП, а на вторую группу входов с третьей группы выходов счетчика 3 поступает 1 разр дный код 00,.,01. В третьем цикле записи-чтени  на вторую группу №одов с:умматора 8 поступает код (Ю...10 и на вход БПП 10 формируетс  адрес (J.+2). Всего производитс  }. аналогичных циклов записи-чтени ,; Такое формирование адреса дл  БПП 10 тестовых комбинаций позвол ет использовать в устройстве БПП малого объема.

5854 . 8

Таким образом, за первые 2 циклов записи-чтени , т.е. при наличии на третьем выходе счетчика 3 логис ческого происход т полный контроль всех  чеек провер емого БОП 19 и контроль взаимных вли ний информационных , адресных и управл ющих шин блока БОП 19.

)Q При по влении на третьем выходе счетчика 3 логической 1 производ тс  еще 2 аналогичных циклов записи-чтени , отличающихс  тем, что мультиплексор 7 под воздействием гической I на управл ющем входе передает на группу входов старших разр дов шинного формировател  9 ад- ресй через коммутатор 6 первую группу выходов счетчика 3, что позвол ет

точным быстродействием дешифратора адреса.

Если провер емый БОП 19 исправен, то устройство начинает новую провер- ку. Это позвол ет организовать циклическую проверку работоспособности БОП 19 при воздействии климатических факторов.

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  многораз р дных блоков оперативной пам ти, содержащее -генератор тактовых импуль

   два, блок посто нной пам ти, выходы которого соединены с входами первой Группы блока сравнени , от л и ч а- ю П1 е е с   тем, что, с целью повышени  достоверности контрол  и рас- . ширени  функциональных возможностей за счет обеспечени  контрол  пам ти с раздельными и совмещенными входами- выходами, с трансл цией и без трансл ции данных на выходы при записи, в устройство введены мультиплексор, коммутатор, сумматор, регистр данных , элемент ИЖ, блок управлени , шинный формирователь данных и шинный формирователь адреса, причем выход генератора тактовых импульсов соединен с входом разрешени  блока управлени , второй и третий выходы которого подключены к входам соответственно синхронизации и сброса счетчика , первьй выход которого  вл етс  выходом выборки кристалла удтрой- ства и соединен с вторым входом элемента ИЛИ и с первым входом задани 

   режима блока управлени , первый выход которого подключен к первому входу элемента ИЛИ, выход которого соединен с первым входом сумматора по модулю два, выход которого  вл етс  выходом записи-считывани  устройства , а второй вход подключен к (k+ +2)-му выходу счетчика и к второму входу задани  режима блока управлени , вход сигнала ошибки и четвертый выход которого соединены соответственно с выходом блока сравнени  и с управл ющим входом регистра данных , информационные входы которого  вл ютс  информационными входами устройства, а выходы подключены к входам второй группы блока сравнени , выходы счетчика с второго по (1+1)-и, где 1 - число адресных входов блока . посто нной пам ти, соединены с входами коммутатора, входами первой группы сумматора и с входами второй группы шинного формировател  адре са.

   0

   5

   0

   выходы которого  вл ютс  адресными выходами устройства, а входы первой группы подключены к выходам мультиплексора , информационные входы первой и второй групп которого соединены соответственно с .выходами счетчика с (1+2)-го по ()-й, где k - число адресных входов контролируемого блока пам ти, и с выходами коммутатора , управл ющий вход мультиплексора подключен к (k+l+3)-My выходу счетчика, выходы которого с (k+3)-ro по (k+l+2)-й соединены с входами второй группы сумматора, выходы которого подключены к адресным входам блока посто нной пам ти, выходы которого соединены с информационными входами .шинного формировател  данных, управл ющий вход которого подключен к (k+2)-My выходу счетчика, а выходы  вл ютс  информационными выходами устройства.

   фиг.1

   OxttS

   :.

   г

   0001 ее 1 о

   9 1 00

   LOJ о 1 1 Го

   t а О t

   д 1 1 t

   3Z

   Вшж$

   8wtt

   Фиг. г

   о о о о (TJ 00 о ОJ 9 о ff 9 t 00

   о о j о о а

   01 е о в а

   1о о в вв( ЪГ7ГУ7

   101010

   ЗУ

   Jf