SU1156145A1 - Оперативное запоминающее устройство с самоконтролем - Google Patents

Abstract

ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ , содержаще накопитель, первый и второй регистры числа, блок управлени , входы которого соединены с одними из выходов регистра адреса, управл ющие выходы подключены к управл ющим входам регистра адреса и регистров числа, а одни из управл ющих входов  вл ютс  управл ющими входами устройства, причем входы первого регистра числа и выходы второго регистра числа  вл ютс  соответственно информационными входами и выходами устройства, отличающеес  тем, что, с целью повыщени  надежности устройства, в него введены формирователь управл ющих сигналов, формирователь тестовых сигналов, блок сравнени , третий регистр числа и коммутаторы, причем выходы первого коммутатора подключены к входам накопител , входы первой группы блока сравнени  соединены с одними из выходов регистра адреса, другие выходы которого подключены к входам первой группы первого коммутатора и входам второй группы блока сравнени , входы третьей группы и выходы которого соединены с одними из выходов и с входами первой группы формировател  тестовых сигналов, другие выходы и входы второй группы которого подключены к одним из входов и к выходам первой группы формировател  управл ющих сигналов, другие входы которого соединены с одними из выходов блока управлени , другие выходы которого подключены к входам третьей группы формировател  тестовых сигналов и входам четвертой группы блока сравнени , входы п той группы которого соединены с выходами второй группы формировател  управл ющих сигналов, управл ющий в .ход и одни из управл ющих выходов которого подключены соответственно к первому управл ющему выходу блока сравнени  и к управл ющим входам накопиI тел , выходы которого соединены с одними из входов второго и третьего коммутаторов, (Л входы второй группы первого коммутатора подключены к выходам первого регистра числа и другим входам второго коммутатора, управл ющие входы которого соединены с выходами третьей группы формировател  управл ющих сигналов, выходы четвертой и п той групп которого подключены соответственно к входам третьей группы первого коммутатора и к управл ющим входам треСП тьего коммутатора, другие входы которого и входы четвертой группы первого коммута05 тора соединены с выходами третьего регистра числа, управл ющий вход которого под4 СЛ ключен к другому управл ющему выходу формировател  управл ющих сигналов, а входы соединены с вы.ходами второго коммутатора и входами щестой группы блока сравнени , другой управл ющий выход которого подключен к другому управл ющему входу блока управлени , выходы третьего коммутатора соединены с входами второго регистра числа.

Description

Изобретение относитс  к вычислительной технике и может быть использовано дл  проведени  функционального контрол  оперативных запоминающих устройств в процессе их работы.

Известно оперативное запоминающее устройство с самоконтролем, в котором используетс  метод контрольного суммировани  дл  контрол  работы устройства 1.

Недостатками этого устройства  вл ютс  низкие быстродействие и достоверность контрол .

Наиболее близким к предлагаемому  вл етс  оперативное запоминающее устройство , содержащее накопитель, регистр числа , выходы которого  вл ютс  выходами устройства , дещифратор адреса, входы которого соединены с выходами регистра адреса, выходы дешифратора адреса и регистра адреса подключены к адресным входам накопител  через схемы согласовани , другие схемы согласовани , выходы которых подключены к информационным и к управл ющим входам накопител  2.

Недостатком прототипа  вл етс  низка  надежность, так как в нем отсутствуют встроенные средства функционального контрол  в процессе работы устройства.

Цель изобретени  - повышение надежности устройства.

Поставленна  цель достигаетс  тем, что в оперативное запоминающее устройство с самоконтролем, содержащее накопитель, первый и второй регистры числа, блок управлени , входы которого соединены с одними из выходов регистра адреса, управл ющие выходы подключены к управл ющим входам регистра адреса и регистров числа, а одни из управл ющих входов  вл ютс  управл ющими входами устройства, причем входы первого регистра числа и выходы второго регистра числа  вл ютс  соответственно информационными входами и выходами устройства, введены формирователь управл ющих сигналов, формирователь тестовых сигналов, блок сравнени , третий регистр числа и коммутаторы, причем выходы первого коммутатора подключены к входам накопител , входы первой группы блока сравнени  соединены с одними из выходов регистра адреса, другие выходы которого подключены к входам первой группы первого коммутатора и входам второй группы блока сравнени , входы третьей группы и выходы которого соединены с одними из выходов и с входами первой группы формировател  тестовых сигналов, другие выходы и входы второй группы которого подключены к одним из входов и к выходам первой группы формировател  управл ющих сигналов, другие входы которого соединены с одними кз выходов блока управлени , другие выходы которого подключены к входам третьей группы формировател  тестовых сигналов и входам четвертой группы блока сравнени , входы п той группы которого соединены с выходами второй группы формировател  управл ющих сигналов, управл ющий вход и одни из управл ющих выходов которого подключены соответственно к первому управл ющему выходу блока сравнени  и к управл ющим входам накопител , выходы которого соединены с одними из входов второго и третьего коммутаторов, входы второй группы первого коммутатора подключены к выходам первого регистра числа и другим входам второго коммутатора, управл ющие входы которого соединены с выходами третьей группы формировател  управл ющих сигналов, выходы четвертой и п той групп которого подключены соответственно к входам третьей группы первого коммутатора и к управл ющим входам третьего коммутатора , другие входы которого и входы четвертой группы первого коммутатора соединены с выходами третьего регистра числа, управл ющий вход которого подключен к другому управл ющему выходу формировател  управл ющих сигналов, а входы соединень с выходами второго коммутатора и входами щестой группы блока сравнени , другой управл ющий выход которого подключен к другому управл ющему входу блока управлени , выходы третьего коммутатора соединены с входами второго регистра числа. На фиг. 1 представлена функциональна  схема предложенного устройства; на фиг. 2 функциональна  схема наиболее предпочтительного варианта выполнени  блока управлени .

Устройство содержит входы 1-6, регистр 7 адреса, первый регистр 8 числа, блок 9 управлени , блок 10 сравнени , формирователь 11 тестовых сигналов, первый коммутатор 12, формирователь 13 управл ющих сигналов , накопитель 14, разделенный на части 15, второй коммутатор 16, второй регистр 17 числа, третий коммутатор 18 и третий регистр 19 числа.

Устройство содержит выходы 20 и 21. Блок 9 управлени  (фиг. 2) имеет входы 225 25 и содержит дешифратор 26, элементы задержки 27 и 28, элемент ИЛИ-НЕ 29, формирователи 30, 31 одиночного импульса, элемент И 32, элемент задержки 33, фор.мирователь 34 одиночного импульса, триггер 35, элементы И 36-38, элемент задержки 39,

формирователь 40 одиночного импульса.

Блок 9управлени  содержит выходы 41 - 50.

Предложенное устройство работает следующим образом.

5 Необходимым условием правильной работы устройства  вл етс  требование ,разбиени  объема накопител  14 на некоторое количество частей 15. В то врем , как в одной из частей 15 осуществл етс  обращение, в другой части 15 происходит контроль функционировани . Проверка прекращаетс  на моменты времени, когда происходит обращение j провер емой части 15. После контрол  одной части 15 переход т к контролю другой части 15 и так до тех пор, пока не будет проверен весь накопитель 14.

Дещифрацию частей 15 накопител  14 целесообразно выполн ть младщими разр дами адреса.

Перед началом работы устройства еигналом «Сброс отрицательной пол рности все триггеры и счетчики устройства устанавливаютс  в исходное состо ние.

Счетчики в формирователе 13 определ ют количество провер емых  чеек пам ти в каждой части 15 и количество провер емых частей 15 накопител  14. Первоначально на счетчиках формировател  13 установлен адрес первой  чейки пам ти первой части 15 накопител  14.

По первому сигналу обращени  на входе 5 (фиг. 1 и 3) к накопителю 14 происходит перезапись информации из этой  чейки пам ти накопител  14 в регистр 19. Коммутатор 16 осуществл ет подключение к информационным входам регистра 19 или выходов части 15 накопител  14, или выходов регистра 8. Управл ющие сигналы дл  коммутатора 16 вырабатываютс  в формирователе 13.

По второму сигналу обращени  осуществл етс  запись «О в провер емую  чейку накопител  14.

По третьему импульсу обращени  происходит сравнение правильности хранени  этой  чейкой «О с блока 10. Если происходит несовпадение записанной и считываемой из  чейки информации, то триггер в блоке 10 устанавливаетс , в единичное состо ние , тем самым фиксиру  наличие сло  или отказа. Счетчик в формирователе 11 определ ет количество тактов проверки одной  чейки пам ти. Всего необходимо щесть тактов дл  проверки одной  чейки (считывание и запоминание на регистре 19 содержимого

 ейки, проверка хранени   чейкой «О, проверка хранени   чейкой «1, запись первоначального содержимого в  чейку). Блок 10 вырабатывает сигналы, необходимые дл  контрол  накопител  14 «Вход, «Записьсчитывание . Примем, что запись осуществл етс  сигналом отрицательной пол рности , а считывание - сигналом положительной пол рности. Каждой части 15 соответствует триггер в формирователе 13, который устанавливаетс  в единичное состо ние, когда происходит обращение к определенной части 15 накопител  14. При совпадении адреса  чейки, выбранного формирователем 13, с адресом на входах накопител  14, блок 10

вырабатывает сигнал, который запоминаетс  на триггере в блоке 10. Это говорит о том, что необходимо производить обращение к регистру 17.

Коммутатор 18 определ ет, какую информацию подключить к информационным

входам регистра 17. Управл ющие сигналы дл  коммутатора 19 вырабатываютс  формирователем 13.

Коммутатор 12 определ ет, какие адресные и информационные входы подключить к

определенной части 15.

В зависимости от состо ни  триггеров в формирователе 13 и такта работы формировател  11 по проверке какой-либо  чейки накопител  14 осуществл етс  коммутаци  или адреса, поступающего с регистра, или

адреса, вырабатываемого формирователем 13. На коммутатор 12 поступает число или с формировател  11, или число с регистра 19, или число с регистра 8.

Концом проверки функционировани  устройства  вл етс  наличие импульса переполнени  счетчика в формирователе 13.

Таким образом, в предложенном устройстве повыщаетс  надежность работы и уменьшаетс  врем , затрачиваемое на его профилактический контроль.

Технико-экономическое преимущество предложенного устройства заключаетс  в более высокой надежности по сравнению с прототипом.

Claims (1)

1. ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ, содержаще^ накопитель, первый и второй регистры числа, блок управления, входы которого соединены с одними из выходов регистра адреса, управляющие выходы подключены к управляющим входам регистра адреса и регистров числа, а одни из управляющих входов являются управляющими входами устройства, причем входы первого регистра числа и выходы второго регистра числа являются соответственно информационными входами и выходами устройства, отличающееся тем, что, с целью повышения надежности устройства, в него введены формирователь управляющих сигналов, формирователь тестовых сигналов, блок сравнения, третий регистр числа и коммутаторы, причем выходы первого коммутатора подключены к входам накопителя, входы первой группы блока сравнения соединены с одними из выходов регистра адреса, другие выходы которого подключены к входам первой группы первого коммутатора и входам второй группы блока сравнения, входы третьей группы и выходы которого соединены с одними из выходов и с входами первой груп- пы формирователя тестовых сигналов, другие выходы и входы второй группы которого подключены к одним из входов и к выходам первой группы формирователя управляющих сигналов, другие входы которого соединены с одними из выходов блока управления, другие выходы которого подключены к входам третьей группы формирователя тестовых сигналов и входам четвертой группы блока сравнения, входы пятой группы которого соединены с выходами второй группы формирователя управляющих сигналов, управляющий вход и одни из управляющих выходов которого подключены соответственно к первому управляющему выходу блока сравнения и к управляющим входам накопителя, выходы которого соединены с одними из входов второго и третьего коммутаторов, входы второй группы первого коммутатора подключены к выходам первого регистра числа и другим входам второго коммутатора, управляющие входы которого соединены с выходами третьей' группы формирователя управляющих сигналов, выходы четвертой и пятой групп которого подключены соответственно к входам третьей группы первого коммутатора и к управляющим входам третьего коммутатора, другие входы которого и входы четвертой группы первого коммутатора соединены с выходами третьего регистра числа, управляющий вход которого подключен к другому управляющему выходу формирователя управляющих сигналов, а входы соединены с выходами второго коммутатора и входами шестой группы блока сравнения, другой управляющий выход которого подключен к другому управляющему входу блока управления, выходы третьего коммутатора соединены с входами второго регистра числа.