SU1478210A1 - Устройство дл сортировки информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в качестве устройства сортировки чисел в системах обработки информации. Цель изобретени  - повышение надежности устройства за счет возможности определени  отказов блока пам ти типа "константа 1 или 0". Устройство содержит блок пам ти 1, счетчик 2, информационные входы 3 и выходы 4, реверсивный счетчик 5, элементы ИЛИ 6, 7, 8, 9, 10, элементы И 11, 12, 13, 14, 15, 16, 17, 18, элементы НЕ 19, 20, генератор импульсов 21, элемент задержки 22, элементы исключающее ИЛИ 23, 24, регистр 25, дешифратор 26, формирователи импульса 27, 28, вход управлени  записью 29, вход синхронизации 30, входы задани  режима 31, вход "Сброс" 32, выход синхронизации 33, выход "Сбой" 34, выход "Конец считывани " 35, выход "Конец очистки" 36, элемент задержки 37. Устройство позвол ет в качестве признака наличи  чисел сортируемой последовательности записывать в блок пам ти как логический нуль, так и логическую единицу. Это позвол ет в процессе работы устройства обнаружить отказ блока пам ти типа "константа 1 или 0". 1 ил.

Description

I14

Изобретение относитс  к вычислительной технике и может быть -использовано в качестве устройства дл  сортировки чисел в системах обработки информации.

Цель изобретени  - повышение надежности устройства за счет возможности определени  отказов блока пам ти типа константа 1 или О.

На чертеже представлена схема устройства .

Устройство содержит блок 1 пам ти, счетчик 2, информационные входы 3 и выходы 4, реверсивный счетчик 5, элементы ИЛИ 6-10, элементы И 11-18, элементы НЕ 19 и 20, генератор 21 импульсов , элемент 22 задержки, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 23 и 24, регистр 25, дешифратор 26, формирователи 27 и 28 импульса, вход 29 управлени  за- писью, вход 30 синхронизации, вход 31 задани  режима, вход 32 сброса, выход 33 синхронизации, выход 34 сбо , выход 35 Конец считывани , выход 36 Конец очистки и элемент 37 задержки.

Устройство работает следующим образом .- Перед началом работы сигналом по входу 32 счетчики 2, 5 и регистр 25 устанавливаютс  в нулевое состо ние. Режим Очистка задаетс  комбинацией сигналов 01 на входах 31 устройства , котора  переписываетс  в ре- гистр 25 сигналом с выхода элемента НЕ 20. Высокий уровень сигнала на выходе 1 Очистка дешифратора 26 разрешает прохождение импульсов генератора 21 через элемент И 15 и эле- мент ИЛИ 9 на вход записи/считывани  блока 1 пам ти.

Период повторени  импульсов генератора 21 определ етс  суммой времени чтени  информации из блока 1 пам ти , времени распространени  сигналов на регистре 25, дешифраторе 26, элементе ИЛИ 7 и времени срабатывани  счетчика 2 по установочному входу.

При этом осуществл етс  запись уровн  сигнала, присутствующего на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 23 в блок 1 пам ти по адресу, сформированному на выходах счетчика 2. По окончании записи задним фронтом сиг- нала на выходе элемента ИЛИ 10 производитс  модификаци  содержимого счетчика 2, т.е. к его содержимому добавл етс  единица. Запись сигналов по

102

последующим адресам блока 1 пам ти производитс  аналогично. Сигнал на выходе переноса счетчика 2 проходит через открытый элемент И 16 и свидетельствует об окончании режима Очистка на выходе 36. В режиме Очистка в блок 1 пам ти по всем адресам записываетс  нулевой уровень сигнала при нулевом уровне сигнала на входе устройства 29. Однако в этом режиме по всем адресам блока 1 пам ти может быть записан и единичный уровень сигнала при единичном уровне сигнала на входе 29 устройства.

Режим Сортировка задаетс  комбинацией сигналов 10 на входах 31 устройства , котора  переписываетс  в регистр 25 сигналом с выхода элемента НЕ 20. Высокий уровень сигнала на втором выходе Сортировка дешифратора 26 открывает элемент И 14. Сортируемый массив из К различных по величине п разр дных чисел /К 2 h/ поступает на информационные входы 3 устройства . Синхронно с каждым числом на вход устройства 30 поступает сигнал синхронизации, который, проход  элемент И 14, осуществл ет запись числа с информационных входов 3 в счетчик 2, выходные сигналы которого поступают на адресные входы блока 1 пам ти.

Минимальный период следовани  чисел сортируемого массива при сортировке определ етс  суммой времени чтени  данных из блока 1 пам ти, времени распространени  сигналов на счетчике 2 по информационным входам и времени записи данных в блок 1 пам ти .

По каждому сигналу сопровождени  в устройстве сначала производитс  чтение бита данных из блока 1 пам ти по адресу, равному прин тому в „ счетчик 2 числу сортируемой последовательности . Дл  этого сигнал синхронизации задерживаетс  на элементе 22 задержки, величина задержки которого должна быть больше суммы задержки сигнала на счетчике 2 и чтени  данных из блока 1 пам ти. По переднему фронту сигнала на выходе элемента 22 задержки формирователь 28 импульса выдает короткий импульс опроса элемента И 1 1. Если уровни сигналов на входе устройства 29 и считанного из блока 1 пам ти одинаковые, т.е. нулевые или единичные, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 24 низкий уровень сигнала и высокий уровень сигнала - на выходе элемента НЕ 19, который разрешает прохождение импульса с фор- мировател  28 импульса на суммирующий вход счетчика 5 через элемент И 11.

Длительность импульса, формируемого формирователем 28 импульса, опре- дел етс  минимально допустимой длительностью счетных импульсов счетчика 5.

Под воздействием поступившего сигнала с выхода элемента И 11 к содер- жимому счетчика 5 добавл етс  единица . Одновременно с этим выходной сигнал элемента 22 задержки проходит через элемент ИЛИ 9 на вход записи/считывани  блока 1 пам ти и осуществл - ет запись в блок 1 пам ти по адресу, записанному в счетчике 2, единичного бита данных - при нулевом уровне сигнала на входе 29 устройства или нулевого бита данных при единичном уровне сигнала на входе 29 устройства, так как в этом режиме на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ поступает высокий уровень сигнала с второго выхода Сортировка дешифратора 26. Работа устройства при приеме других слов сортируемой последовательности аналогична . Таким образом, после окончани  режима сортировки в счетчике 5 зафиксировано количество отличных друг от друга чисел в сортируемом массиве.

Режим Считывание задаетс  комбинацией сигналов 11 на входах 31 устройства.

При этом по отрицательному перепаду сигнала на втором выходе Сортировка дешифратора 26 срабатывает w формирователь 27 импульса, выходной сигнал которого через элемент ИЛИ 7 устанавливает счетчик 2 в нулевое состо ние.

50

Длительность импульса, формируемого формирователем 27 импульса, определ етс  минимально допустимой длительностью сигнала установки в нуль счетчика 2.

Высокий уровень сигнала на третьем выходе Считывание дешифратора 26 разрешает прохождение импульсов гене-5- ратора 21 через элемент И 13 на вход элемента И 12 и через элемент ИЛИ 10 на суммирующий вход счетчика 2.

g

5 0 5 0 5

0

5

0

-

Производитс  чтение бита данных из блока 1 пам ти по адресу, сформированному на выходах счетчика 2. Если на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 24 присутствует высокий уровень сигнала, то выходной сигнал элемента И 12 поступает на вычитающий вход счетчика 5, уменьша  его содержимое на единицу, и на выход 33 устройства как сигнал синхронизации числа, присутствующего в данный момент на информационных выходах 4 устройства. Задним фронтом сигнала на выходе элемента ИЛИ 10 производитс  модификаци  содержимого счетчика 2, т.е. к его содержимому добавл етс  единица. Считывание данных из других  чеек блока 1 пам ти производитс  аналогичг но. По окончании считывани  выходной сигнал переполнени  счетчика 2 через элемент 37 задержки и элемент И 17 поступает на выход 35 устройства как сигнал окончани  считывани , через элемент ИЛИ 8 регистр 25 устанавливаетс  в нулевое состо ние и опрашивает элемент И 18. Если в это врем  содержимое счетчика 5 отлично от нулевого , что фиксируетс  элементом ИЛИ 6, на выходе элемента И 18, т.е. на выходе 34 устройства, фиксируетс  сбой устройства при сортировке данной последовательности. Величина задержки на элементе 37 задержки должна быть больше половины такта работы генератора 21 импульсов.

Пусть на входе 29 устройства установлен нулевой уровень сигнала. При этом в режиме очистки по всем адресам блока 1 пам ти записываютс  нулевые биты данных. Пусть сортируема  последовательность чисел имеет вид 15, 8, 6, 15, 32. В режиме сортировки в  чейки с адресами 15, 8, 6, 32 записаны единичные биты данных, а в счетчике 5 по окончании сортировки зафиксировано число 4. При правильной работе устройства в режиме считывани  на выходы 4 устройства последовательно выведены числа 6, 8, 15, 32, и в конце режима счетчик 5 находитс  в нулевом состо нии. Если в блоке 1 пам ти по адресу, например, 14 имеет место отказ типа константа 1, то выходна  последовательность в режиме считывани  имеет вид 6, 8, 14, 15, 32 и в конце считывани  фиксируетс  сбой устройства, так как

счетчик 5 не находитс  в нулевом состо нии . В этом случае представл етс  возможность повторить сортировку данной последовательности, но уже при единичном уровне сигнала на входе 29 устройства. При этом в режиме очистки в блок 1 пам ти по всем адресам записаны единичные биты данных. В режиме сортировки по адресам блока 1 пам ти 15, 6, 8, 32 записываютс  нулевые биты данных, а в режиме считывани  выдаетс  пользователю сортированна  последовательность чисел 6, 8, 15, 32 и не фиксируетс  сбой в ра- боте устройства.

Claims (1)

1. Формула изобретени 

   Устройство дл  сортировки информа- ции, содержащее счетчик, реверсивный счетчик, первый элемент ИЛИ, три элемента И, два элемента НЕ, генератор импульсов, элемент задержки и блок пам ти, адресные входы которого соединены с разр дными выходами счетчика , которые  вл ютс  информационными выходами устройства, информационные входы которого подключены к информационным входам счетч,ика, выходы разр дов реверсивного счетчика соединены с входами первого элемента ИЛИ, суммирующий и вычитающий входы реверсивного счетчика соединены с выходами первого и второго элементов И соответственно , первый вход первого элемента И соединен с выходом первого элемента НЕ, вход которого соединен с первым входом второго элемента И, выход генератора импульсов соединен с первым входом третьего элемента И, отличающеес  тем, что, с целью повышени  надежности устройства за счет возможности определени  отказов блока пам ти типа константа 1 или О, в него введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, регистр , дешифратор, два формировател  импульсов, четыре элемента ИЛИ, п ть элементов И, второй элемент задержки причем вход сброса устройства соединен с первыми входами второго и третьего элементов ИЛИ и входом установки в О реверсивного счетчика, второй вход второго элемента ИЛИ соединен с выходом первого формировател  импульса, инверсный вход которого соединен с первым выходом дешифратора и первыми входами четвертого элемен

   15

   10

   25

   30

   35

   20 782106

   та И и первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с информационным входом блока пам ти, вход записи-считывани  которого соединен с выходом четвертого элемента ИЛИ, первый вход которого соединен с выходом первого элемента задержки и входом второго формировател  импульса, выход которого соединен с вторым входом первого элемента И, второй вход четвертого элемента ИЛИ соединен с первым входом п того элемента ИЛИ и выходом п того элемента И, первый вход которого соединен с вторым выходом дешифратора и первым входом шестого элемента И, второй вход п того элемента И соединен с первым входом третьего элемента И, второй вход которого соединен с третьим выходом дешифратора и первым входом седьмого элемента И, второй вход которого соединен с вторым входом шестого элемента И и через второй элемент задержки с выходом переноса счетчика, инверсный счетный вход которого соединен с выходом п того элемента ИЛИ, второй вход которого соединен с выходом третьего элемента И и вторым входом второго элемента И, выход которого  вл етс  синхронизирующим выходом устройства, вход синхронизации которого соединен с вторым входом четвертого элемента И, выход которого соединен с входом первого элемента задержки и входом управлени  записью счетчика, вход установки в О которого соединен с выходом второго элемента ИЛИ, второй вход 40 первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,  вл ющийс  входом управлени  записью устройства, соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с выхо- 4с дом блока пам ти, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым входом первого элемента НЕ, выход первого элемента ИЛИ соединен с первым входом восьмого элемента И, выход которого  вл етс  выходом сбо  устройства, выход Конец считывани  которого соединен с вторым входом восьмого элемента И, с выходом седьмого элемента И и вторым входом третьего элемента ИЛИ, выход которого соединен с входом установки в О регистра , вход синхронизации которого через второй элемент НЕ соединен с выходом генератора импульсов, входы

   50

   55

   714782108

   дешифратора соединены с соответствую- входами задани  режима работы устрой- щими выходами разр дов регистра, ин- ства, выходом Конец очистки которо- формационные входы которого  вл ютс  го  вл етс  выход шестого элемента И.