SU1234827A1 - Устройство дл упор дочени массива чисел - Google Patents

Устройство дл упор дочени массива чисел Download PDF

Info

Publication number
SU1234827A1
SU1234827A1 SU843730024A SU3730024A SU1234827A1 SU 1234827 A1 SU1234827 A1 SU 1234827A1 SU 843730024 A SU843730024 A SU 843730024A SU 3730024 A SU3730024 A SU 3730024A SU 1234827 A1 SU1234827 A1 SU 1234827A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
inputs
elements
input
group
Prior art date
Application number
SU843730024A
Other languages
English (en)
Inventor
Николай Иванович Крылов
Наталья Николаевна Шубина
Original Assignee
Войсковая Часть 25840
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Войсковая Часть 25840 filed Critical Войсковая Часть 25840
Priority to SU843730024A priority Critical patent/SU1234827A1/ru
Application granted granted Critical
Publication of SU1234827A1 publication Critical patent/SU1234827A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано при реализации технических средств ЭВМ. Цель изобретени  - уменьшение аппаратур- , ных затрат с увеличением количества сортируемых чисел. Устройство содержит три регистра, в которые записаны адрес начала и конца зоны ЗУ и анализируемое число, регистр результата, счетчики, схемы сравнени , элементы И, ИЛИ, триггеры, группы элементов И.переписи, группы выходных элементов И, группы выходных элементов ИЛИ. Предлагаемое устройство позвол ет организовать запись отсортированных чисел с адреса начала зоны в ЗУ„общего назначени  и заканчивает работу при совпадении адреса текущего числа с адресом конца зоны сортировки. 1 ил. о (Л

Description

Изобретение относитс  к автоматике , и вычислительной технике и может быть использовано при реализации технических средств ЭВМ.
Цель изобретени  - уменьшение аппаратурных затрат с увеличением количества сортируемых чисел.
На чертеже изображена схема устройства .
Устройство содержит регистры 1-3 и регистр 4 результата, счетчики 5 и 6, схемы 7-9 сравнени , триггеры 10 и 11, элементы И 12-19, элементы ИЛИ 20-23, элементы 24-27 задержки, группы 28-30 элементов И переписи, группы 31-34 выходных элементов И, группы 35 и 36 элементов ШШ, вход 37 тактовых импульсов, вход 38 запуска , информационные входы 39, выход 40, выходы разрешени  считывани  41, записи 42, адресные 43, информационные 44.
Устройство работает следующим образом. ,
В исходном состо нии в регистре записи адрес начала зоны, а в регистре 2 - адрес конца зоны массива чисел, записанного в запоминающем устройстве (ЗУ) общего назначени , который надо упор дочить. В регистрах 3 и 4 записано минимальное машинное число. Счетчики 5 и 6 и триггеры 10 и 11 наход тс  в нулевом состо нии. При поступлении сигнала по входу 38 запуска содержимое регистра 1 переписываетс  через элеметы И группы 28 в счетчик 5, а также по этому же сигналу, задержанному в элементе 24 задержки на вр ем , необходимое дл  переписи информации из регистра 1 в счетчик 5, через элменты И группы 29 из счетчика 5 в счетчик 6. Первый тактовый импульс, Поступив по входу 37 и пройд  через элемент И 13, возбуждает шину 41 счтывани , а также, пройд  через элемент ИШИ 23, разрешает поступление через элементы И группы 32 и элементы ИЛИ группы 35 адреса начальной зоны из счетчика 6 на выходные адреные шины 43 устройства. Сигналы по выходам 41 считывани  и выходным адресным шинам 43 устройства поступают в ЗУ, в котором происходит считывание информации, записанной по данному адресу, т.е. первого числа массива, которое поступает из ЗУ на
348272
входные информационные шины -39 устройства и записываетс  в регистр 3. Будем условно называть числа, записанные в регистре 3, числами А, а
5 числа, записанные в регистре 4, - числами Б. После записи числа А в регистр 3 числа А и В сравниваютс  в схеме 9 сравнени . После сравнени  чисел А и В по вл етс  сигнал
10 на первом выходе (А) схемы 9 сравнени  (так как поступившее число А всегда больше минимального машинного числа), который переключает триггер 10 в единичное состо ние. Второй.
15 тактовый импульс поступает по входу 37 и проходит элементы И 14 и 16. Далее, пройд  через элемент ИЛИ 21, возбуждает выход 42 записи, а пройд  через элемент ИЛИ 23, разрешает
20 поступление через элементы И группы 32 и ИЛИ групцы 35 адреса зоны из счетчика 6 на адресные выходы 43 устройства , а через элементы И группы 34 и элементы ИЛИ.группы 36 информа-,
25 ции из регистра 4 на информационные. I выходы-44 устройства. Этот же сигнал,
задержанньш в элементе 26 задержки на врем , необходимое дл  записи ин- фо1жации в ЗУ, переключает триггер 11 в единичное состо ние. Третий тактовый HMnyjjbc, поступив по входу 38 и пройд  элементы И 14 и 15, разрешает поступление через элементы И группы 31 и элементы ИЛИ группы 35 адреса
35 зоны из счетчика 5 на адресные выхо- I ды устройства 43, через элементы
И группы 33 и элементы ШШ группы 36 . информаи;ии из регистра 3 на информационные выходы устройства 44, а через элементы И группы 30 перепись информаи;ии из регистра 3 в регистр 4, а также, пройд  через элемент ИЛИ 21, возб;5Г)кдает выход 42 записи. Этот же , задержанный в элементе 25
- задержки на врем , необходимое дл  записи информации в ЗУ, переключает триггеры 10 и 11 в нулевое состо ние , а таюке, пройд  через элементы ИЛИ 22 и И 17, поступает на счет50 ный вход счетчика 6, увеличива  содержимое счетчика на единицу, т.е. в счетчике записываетс  адрес следующей за начальной зоны. При поступлении четвертого тактового импульса
55 устройство работает так же, как при поступлении первого тактового импульса , и в регистр 3 записываетс  второе число массива. После сравнени 
40
чисел А и В возможны два случа  работы устройства: если , то устройство работает аналогично описанному; если , то по вл етс  сигнал на втором выходе схемы 9 сравнени , который, пройд  через элемент И 19, на второй вход которого поступает четвертый тактовый импульс, задержанный в элементе 27 задержки на врем  , необходимое дл  выбора и считывани  информации из ЗУ, элементы ИЛИ 22 и И 17, поступает на счетный вход счетчика 6, увеличива  содержимое его на единицу, т.е. в счетчике записываетс  адрес следующей зоны . При поступлении очередного тактового импульса устройство работает аналогично описанному до тех пор, пока содержимое счетчика 6 не будет равно содержимому регистра адреса . конца зоны 2. При равенстве значений , записанных в счетчике 6 и регистре 2, по вл етс  сигнал на втором выходе схемы 8 сравнени , который , пройд  через элемент И 18 (на второй вход последнего поступает очередной тактовый импульс с выхода элемента ИЛИ 22), поступает на счетный вход счетчика 5, увеличива  содержимое его на единицу, т.е. в счетчике записываетс  адрес следующей за начальной зоны, проходит через элемент ИЛИ 20, элемент 24 задержки , разрешает перепись информации из счетчика 5 в счетчик 6 через элементы И группы 29 и переключает регистры 3 и 4 в исходное состо ние. При поступлении очередного тактового импульса устройство.работает так же, как при поступлении первого тактового сигнала и так до тех пор, пока значение в счетчике 5 не будет равно значению адреса конца зоны, записанному в регистре 2. Тогда на выходе схемы 7 сравнени  по вл етс  сигнал, поступающий на выход 40 устройства и сигнализирующий об окончании работы устройства, а также на ин версный вход элемента И 12, закрыва  его и запреща  тем самым поступление тактовых импульсов в устройство.

Claims (1)

  1. Формула изобретени 
    Устройство дл  упор дочени  массива чисел, содержащее три регистра, регистр результата, первый счетчик, три группы элементов И переписи, три
    348274
    схемы сравнени , две группы выходных элементов И, два триггера, восемь . элементов И, четыре элемента ИЛИ,
    причем информационные входы устройст- 5 ва подключены к соответствующим
    информационным входам первого регистра , выходы которого подключены к пер - вой группе входов первой схемы сравнени  и информационным входам соот- 10 ветствующих элементов И переписи,
    выходы которых соединены с соответствующими инфopмaциoнны D входами регистра результата, выходы разр дов которого подключены к второй группе t5 входов схемы сравнени  и информационным входам соответствующих выходных элементов И первой группы, выходы второго регистра соединены с информационными входами соответствующих 0 элементов И переписи второй группы, выходы третьего регистра подключены к первым группам входов второй и третьей схем сравнени , выход второй схемы сравнени  подключен к управл ю- 5 .щему входу первого элемента И, выход равенства третьей схемы сравнени  соединен с первым входом второго элемента И,вькод которого соединен с пер- вьт входом первого элемента ИЛИ, о т- 0 л и чающеес  тем, что, .с целью уменьшени  аппаратурных затрат с увеличением количества сортируемых чисел, в него введены второй счетчик, треть  и четверта  группы выходных элементов И, две группы выходньпс элементов ИЛИ, элементы задержки, причем вход тактовых импульсов устройства подключен к информационному входу первого элемента И, выход кото- и рого соединен с первыми входами третьего и четвертого элементов И, вторые входы которых подключены соответственно к инверсному и пр мому выходам первого триггера, вход установки в , единичное состо ние которого соединен с выходом Больше первой схемы сравнени , выход четвертого элемента И соединен с первыми входами п того и шестого элементов. И, вторые 0 входы которых подключены соответственно к пр мому и инверсному выходам второго триггера, вход установки в
    ноль которого объединен с входом установки в ноль первого триггера и 5 первым входом второго элемента ИЛИ и подключен к выходу первого элемента задержки, вход которого соединен с выходом п того элемента И, первым
    5
    входом третьего элемента ИЛИ, вторыми входами элементов И переписи первой группы и первыми входами выходных элементов И второй и третьей групп, выходы которых подключены к первым входам соответствующих выходных элементов ИЛИ соответственно первой и второй групп, выходы которых  вл ютс  соответственно адресными и информационными выходами устройства , выход третьего элемента И  вл етс  выходом управлени  считыванием устройства и соединен с первым входом четвертого элемента ИЛИ и через второй элемент задержки с первым входом седьмого элемента И, второй вход которого подключен к выходу Меньше-равно первой схемы сравнени , выход шестого элемента И соединен с вторьми входами третьего и четвертого элементов ИЛИ, вторыми входами выходных элементов И первой группы и через третий элемент задержки с входом установки в единичное состо ние второго триггера, выход третьего элемента ИЛИ  вл етс  выходом разрешени  записи устройства, вход записи устройства соединен с вторыми входами первого элемента ИЛИ и элементов И переписи второй группы , выходы которого подключены к соответствующим информационным входам первого счетчика, счетный вход которого подключен к выходу второго элемента И, а выходы разр дов соединены с втсзрой группой входов второй схемы
    сравнени , вторыми входами соответст- вуюищх выходных элементов И третьей группы и первыми входами соответст- 5 вующих элементов И переписи третьей группы, выходы которых соединены с информационными входами второго счетчика , выходы разр дов которого подключены к первым входам соответствую0 щих выходных элементов И четвертой группы и второй группе входов третьей схемы сравнени , выход неравенства которой подключен к первому входу восьмого элемента И, выход которого
    5 подключен к счетному входу второго счетчика, выход первого элемента 1-ШИ через четвертый элемент задержки подключен к вторым входам элементов И переписи третьей группы и- входам
    0 разрешени  записи первого регистра и регистра результата, выход седьмого элемента И подключен к второму входу второго элемента ИЛИ, выход которого соединен с вторыми входами
    5 второго и восьмого элементов И, выход четвертого элемента ИЛИ подключен к вторым входам выходных эле- .ментов И четвертой группы, выходы которых соединены с вторыми входами
    0 соответствующих выходных элементов ИЛИ второй группы, выходы выходных элементов И первой группы соединены с вторьши входами соответствующих выходных элементов ИЛИ первой групг пы, выход второй схемы сравнени   вл етс  выходом окончани  работы устройства .
    0
    р-Ш Щ -ШШ-Ш
    I - - - г I
    т-Ш
    Редактор Е. Копча
    Составитель Е. .Иванова Техред М.Ходаннч ;
    Заказ 2986/51 Тираж 671Подписное
    ВНИИПИ Государственного комитета СССР
    по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5
    Производственно-полиграфическое предпри тие, г. Ужгород, ул. Проектна , 4
    Корректор Е. Рошко
SU843730024A 1984-02-21 1984-02-21 Устройство дл упор дочени массива чисел SU1234827A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843730024A SU1234827A1 (ru) 1984-02-21 1984-02-21 Устройство дл упор дочени массива чисел

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843730024A SU1234827A1 (ru) 1984-02-21 1984-02-21 Устройство дл упор дочени массива чисел

Publications (1)

Publication Number Publication Date
SU1234827A1 true SU1234827A1 (ru) 1986-05-30

Family

ID=21114899

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843730024A SU1234827A1 (ru) 1984-02-21 1984-02-21 Устройство дл упор дочени массива чисел

Country Status (1)

Country Link
SU (1) SU1234827A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 981988, кл. G 06 F 7/06, 1980. Авторское свидетельство СССР № 1107118, кл. G 06 F 7/06, 1983. *

Similar Documents

Publication Publication Date Title
SU1234827A1 (ru) Устройство дл упор дочени массива чисел
SU1163360A1 (ru) Буферное запоминающее устройство
SU1304076A1 (ru) Устройство дл управлени доменной пам тью
SU1316050A1 (ru) Буферное запоминающее устройство
SU1026163A1 (ru) Устройство дл управлени записью и считыванием информации
SU1234844A1 (ru) Многоканальное устройство управлени вводом информации в микроЭВМ
SU1410053A1 (ru) Устройство дл асинхронной ассоциативной загрузки многопроцессорной вычислительной системы
SU1290327A1 (ru) Устройство формировани сигнала прерывани
SU1173446A1 (ru) Запоминающее устройство
SU1363225A2 (ru) Устройство дл ввода информации
SU1550561A1 (ru) Устройство дл сбора и регистрации данных
SU1654850A1 (ru) Устройство дл селекции признаков объектов
SU1305691A2 (ru) Многоканальное устройство ввода информации
SU1196882A1 (ru) Многоканальное устройство ввода информации
SU1583940A1 (ru) Устройство дл регистрации последовательности данных
SU1257700A2 (ru) Запоминающее устройство
SU1709293A2 (ru) Устройство дл ввода информации
SU1596390A1 (ru) Устройство буферной пам ти
SU1278977A1 (ru) Ассоциативное запоминающее устройство
SU1357963A1 (ru) Устройство дл определени частот обращени к программам
SU1164718A1 (ru) Устройство дл управлени блоком пам ти
SU1254467A1 (ru) Устройство дл сортировки чисел
SU1095242A1 (ru) Устройство поиска и контрол адреса страницы дл доменной пам ти
SU1488815A1 (ru) Устройство для сопряжения источника и приемника информации
SU1594521A1 (ru) Устройство дл сортировки чисел