SU1304076A1 - Устройство дл управлени доменной пам тью - Google Patents
Устройство дл управлени доменной пам тью Download PDFInfo
- Publication number
- SU1304076A1 SU1304076A1 SU853892330A SU3892330A SU1304076A1 SU 1304076 A1 SU1304076 A1 SU 1304076A1 SU 853892330 A SU853892330 A SU 853892330A SU 3892330 A SU3892330 A SU 3892330A SU 1304076 A1 SU1304076 A1 SU 1304076A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- group
- input
- bit
- output
- Prior art date
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Изобретение относитс к области автоматики и вычислительной техники и может быть использовано дл обхода дефектных элементов при записи (чтении) в запоминающих устройствах на цилиндрических магнитных доменах. Целью изобретени вл етс повышение надежности устройства. Устройство содержит регистры позиционного кода, регистры первой и второй групп, элементы И первой, второй и третьей групп, счетчик, блок пам ти и формирователь. За счет введени второй группы регистров значительно уменьшена разр дность регистров и исключена часть управл ющей электроники . I ил. : о N о:
Description
Изобретение относитс к вычислительной технике, а именно к устройствам дл управлени обходом дефектных элементов, и может быть использовано дл управлени потоком данных при записи (чтении) в запоминающие устройства на цилиндрических магнитных доменах (ЦМД ЗУ).
Цель изобретени - повышение надежности устройства за счет уменьшени разр дности регистров и исключени части управл ющей электроники.
На чертеже представлено устройство дл управлени доменной пам тью.
Устройство содержит регистры 1 позиционного кода группы, регистры 2 первой группы, регистры 3 второй группы, элементы И 4 первой группы, элементы И 5 второй группы, элементы И 6 третьей группы, счетчик 7, посто нное запоминающее устройство (ПЗУ) 8 и регистр 9 дефектов, формирователь 10, шинный формирователь 11, входы - выходы 12 устройства, первый 13, второй 14, третий 15, четвертый 16, п тый 17 управл ющие входы устройства, информационные входы 18 и информацион- выходы 19 устройства, пр мой выход разр да 20 и инверсный выход разр да 21.
всех разр дов соответствующего регистра 2, но записываетс только в первый разр д , который открыт «1 первого разр да регистра 1 позиционного кода. Если на выходе i-ro разр да регистра 9 дефектов «1,
то по первому синхроимпульсу информаци с выхода регистра 2 через э.темент И 6 проходит на запись в ЦМД-микросборку. если «О, то информаци через элемент и 6 не проходит, ц в ЦМД-микросборку в дефект10 ный регистр записываетс «неинформационный ноль. Кроме того, если на выходе i-ro разр да регистра 9 дефектов «О, то по окончании синхроимпульса на управл ющем входе 15 единица первого разр да соответствующего регистра 1 позиционного кода сигна15 лом формировател 10 сдвигаетс во второй разр д (влево), так как элемент И 4 открыт инверсным сигналом 21 i-ro разр да. Сдвиг регистра 2 запрещен, так как элемент И 5 закрыт пр мым сигналом 20 этого разр да (нумераци разр дов в регистрах производитс справа налево).
На втором этапе прохождение очередного инфор.мационного бита определ етс кодом , считанным из блока 8 по первому адресу . Предположим, что второй разр д i-й
ПЗУ 8 и регистр 9 дефектов составл ют 25 микросборки бездефектен. Если в предыду30
блок 22 пам ти, который может быть выполнен на программируемой логической матрице .
Устройство работает следующим образом.
Пусть имеетс ЦМД ЗУ, состо щее более, чем из одной микросборки, например, типа К1602РЦ2. Кажда микросборка типа К1602РЦ2 имеет 282 регистра хранени , причем 260 из них основные, а 22 - резервные , предназначенные дл замены основных дефектных регистров хранени . В соответствии с организацией 1ДМД ЗУ предлагае- 35 мое устройство управлени дл доменной пам ти содержит 23-х разр дные (в общем случае К+1. где К - число дефектов) регистры 1 позиционного кода и регистры 2 и 3. Количество регистров 1-3 определ етс количеством параллельно работающих ЦМД- микросборок.
Запись информации. Перед началом операции записи по входу 13 производитс начальна установка. При этом регистры 2 и 3 и счетчик 7 обнул ютс , в регистры 1 в первый разр д заноситс «1 по входу 14, а остальные разр ды обнул ютс . На выходе блока 8 через врем , необходимое дл выборки из него информации, устанавливаетс код, свидетельствующий о наличии или
щем такте информаци не была записана в регистр хранени ЦМД-микросборки из-за его дефектности, то второй бит поступает во второй разр д регистра 2, а первый бит из первого разр да регистра 2 при наличии разрешени на элементе И 6 проходит через информационный выход 19 на запись в ЗУ. По окончании второго синхроимпульса происходит сдвиг информации в регистре 2 на один разр д вправо сигналом через И 5. В дальнейшем каждое по вление «О в некотором разр де регистра 9 вызывает продвижение «1 в соответствующем регистре 1 на разр д влево, что обеспечивает сохранность в регистре 2 ранее занесенной, но еще не выведенной через выход 19 информации .
Чтение информации. Перед началом операции чтени производитс начальна установка , аналогична той, котора производилась перед записью.
Информаци от ЦМД ЗУ поступает через 45 вход 18 в параллель от всех микросборок на второй информационный вход всех разр дов соответствующего регистра 3, однако рием информации осуществл етс только в первый справа разр д.
Если i-й разр д регистра 9 дефектов
40
отсутствии дефектов в первых регистрах 50 равен «1, то по окончании синхроимпульса
хранени ЦМД ЗУ. Этот код заноситс в регистр 9 дефектов, каждый разр д которого соответствует одной ЦМД-микро- сборке, а их содержимое определ ет годность - «1 или дефектность - «О регистров хранени этой микросборки.
Информаци , предназначенна дл записи в ЦМД ЗУ, по входу 12 через шинный формирователь 11 поступает иа второй вход
информаци в регистре 3 сдвигаетс на один разр д влево, а в регистре 1 положение «1 не мен етс .
Если на данном такте работы устройства в какой-либо ЦМД-микросборке име- 55 етс дефектный регистр хранени , то в i-м разр де регистра 9 будет «О и по окончании синхроимпульса «1 в регистре 1 сдвинута во второй разр д. Все последующие биты
всех разр дов соответствующего регистра 2, но записываетс только в первый разр д , который открыт «1 первого разр да регистра 1 позиционного кода. Если на выходе i-ro разр да регистра 9 дефектов «1,
то по первому синхроимпульсу информаци с выхода регистра 2 через э.темент И 6 проходит на запись в ЦМД-микросборку. если «О, то информаци через элемент и 6 не проходит, ц в ЦМД-микросборку в дефектный регистр записываетс «неинформационный ноль. Кроме того, если на выходе i-ro разр да регистра 9 дефектов «О, то по окончании синхроимпульса на управл ющем входе 15 единица первого разр да соответствующего регистра 1 позиционного кода сигналом формировател 10 сдвигаетс во второй разр д (влево), так как элемент И 4 открыт инверсным сигналом 21 i-ro разр да. Сдвиг регистра 2 запрещен, так как элемент И 5 закрыт пр мым сигналом 20 этого разр да (нумераци разр дов в регистрах производитс справа налево).
На втором этапе прохождение очередного инфор.мационного бита определ етс кодом , считанным из блока 8 по первому адресу . Предположим, что второй разр д i-й
5 микросборки бездефектен. Если в предыду0
5
щем такте информаци не была записана в регистр хранени ЦМД-микросборки из-за его дефектности, то второй бит поступает во второй разр д регистра 2, а первый бит из первого разр да регистра 2 при наличии разрешени на элементе И 6 проходит через информационный выход 19 на запись в ЗУ. По окончании второго синхроимпульса происходит сдвиг информации в регистре 2 на один разр д вправо сигналом через И 5. В дальнейшем каждое по вление «О в некотором разр де регистра 9 вызывает продвижение «1 в соответствующем регистре 1 на разр д влево, что обеспечивает сохранность в регистре 2 ранее занесенной, но еще не выведенной через выход 19 информации .
Чтение информации. Перед началом операции чтени производитс начальна установка , аналогична той, котора производилась перед записью.
Информаци от ЦМД ЗУ поступает через 5 вход 18 в параллель от всех микросборок на второй информационный вход всех разр дов соответствующего регистра 3, однако рием информации осуществл етс только в первый справа разр д.
Если i-й разр д регистра 9 дефектов
0
равен «1, то по окончании синхроимпульса
информаци в регистре 3 сдвигаетс на один разр д влево, а в регистре 1 положение «1 не мен етс .
Если на данном такте работы устройства в какой-либо ЦМД-микросборке име- етс дефектный регистр хранени , то в i-м разр де регистра 9 будет «О и по окончании синхроимпульса «1 в регистре 1 сдвинута во второй разр д. Все последующие биты
информационной последовательности поступают через второй разр д регистра 3 до тех пор, пока в i-M разр де регистра 9 оп ть не встречаетс «О, после чего прием информации осупдествл етс через третий вход регистра 3 и т.д. После окончани каждого синхроимпульса происходит сдвиг регистра 3 на один разр д влево. Через 23 такта после считывани из ЗУ в регистр 3 первого разр да информаци начинает передаватьс в шинный формирователь 11.
Таким образом, из информационного потока , поступающего от ЦМД ЗУ, образована последовательность, из которой исключены все разр ды, соответствующие дефектным регистрам ЦМД-микрособорок.
Claims (1)
- Формула изобретениУстройство дл управлени доменной пам тью , содержащее группу регистров позиционного кода, первую группу регистров, первую, вторую и третью группы элементов И, счетчик, блок пам ти, формирователь, причем первый управл ющий вход каждого регистра первой группы, а также первый управл ющий вход каждого регистра позиционного кода группы соединен с первым входом счетчика и вл етс первым управл ющим входом устройства, второй управл ющий вход каждого регистра позиционного кода группы соединен с вторым управл ющим входом другого регистра позиционного кода группы и вл етс вторым управл ющим входом устройства, третий управл ющий вход каждого регистра позиционного кода группы -соединен с выходом соответствующего элемента И первой группы, первый вход каждого элемента И первой и второй групп соединен с выходом формировател , вход которого соединен с вторым входом счетчика и вл етс третьим управл ющим входом устройства, выход каждого разр да регистра позиционного кода группы соединен с первым информационным входом соответствующего разр да соответствующего регистра первой группы, второй инфор5мационныи вход каждого разр да регистра первой группы соединен с вторым информационным входом других разр дов этого же регистра, выход каждого регистра первой 5 группы соединен с первым входом соответствующего элемента И третьей группы, второй вход каждого элемента И второй и третьей групп соединен с пр мым выходо.м соответствующего разр да блока пам ти, инверсный выход каждого разр да которогоО соединен с вторым входом соответствующего элемента И первой группы, выход каждого элемента И третьей группы вл етс информационным выходом устройства, выходы счетчика соединены с входами блока пам ти, отличающеес тем, что, с целью по- выщени надежности устройства, оно содержит вторую группу регистров, щинный формирователь , входы-выходы которого вл ютс информационными входами-выходами устройства , а его первый и второй управл ю0 Щие входы вл ютс четвертым и п тым управл ющими входами устройства, вторые информационные входы всех разр дов регистра первой группы соединены между собой и подключены к соответствующему выходу щинного формировател , первый инфор5 мационныи вход каждого разр да регистра второй группы соединен с выходом соответствующего разр да соответствующего регистра позиционного кода группы, второй информационный вход каждого разр да регистра второй группы соединен с вторыми ин формационными входами других разр дов данного регистра и вл етс информационным входом устройства, первые управл ющие входы всех регистров второй группы объединены и соединены с первым входом счетчика, второй управл ющий вход каждого регистра первой группы соединен с выходом соответствующего элемента И.второй группы, каждый вход шинного формировател соединен с выходом соответствующего регистра второй группы, управл ющий входблока пам ти соединен с третьим управл ющим входом устройства, второй управл ющий вход каждого регистра второй группы соединен с выходом формировател .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853892330A SU1304076A1 (ru) | 1985-04-29 | 1985-04-29 | Устройство дл управлени доменной пам тью |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853892330A SU1304076A1 (ru) | 1985-04-29 | 1985-04-29 | Устройство дл управлени доменной пам тью |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1304076A1 true SU1304076A1 (ru) | 1987-04-15 |
Family
ID=21176062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853892330A SU1304076A1 (ru) | 1985-04-29 | 1985-04-29 | Устройство дл управлени доменной пам тью |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1304076A1 (ru) |
-
1985
- 1985-04-29 SU SU853892330A patent/SU1304076A1/ru active
Non-Patent Citations (1)
Title |
---|
Патент US №4073012 кл. 365/1, 1980. Авторское свидетельство СССР № 1265856, кл. G II С 11/14, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0460692A2 (en) | Semiconductor memory with failure handling circuit | |
EP0829051A2 (en) | Method and apparatus for adapting an asynchronous bus to a synchronous circuit | |
SU1304076A1 (ru) | Устройство дл управлени доменной пам тью | |
SU1234827A1 (ru) | Устройство дл упор дочени массива чисел | |
SU1352496A1 (ru) | Устройство сопр жени процессора с пам тью | |
SU1357966A1 (ru) | Устройство сопр жени процессора с пам тью | |
SU1363225A2 (ru) | Устройство дл ввода информации | |
SU1265856A1 (ru) | Устройство управлени дл доменной пам ти | |
SU1287237A1 (ru) | Буферное запоминающее устройство | |
SU1173446A1 (ru) | Запоминающее устройство | |
SU1751811A1 (ru) | Устройство дл записи информации в оперативную пам ть | |
SU1290337A1 (ru) | Устройство дл ввода информации | |
SU1309028A1 (ru) | Устройство дл обнаружени ошибок в коде " @ из @ | |
SU1264174A1 (ru) | Устройство дл обслуживани запросов | |
SU803009A1 (ru) | Запоминающее устройство с замещениемдЕфЕКТНыХ чЕЕК | |
SU1228106A1 (ru) | Устройство дл контрол считываемой информации | |
SU1163358A1 (ru) | Буферное запоминающее устройство | |
SU1231539A1 (ru) | Устройство дл контрол блоков пам ти | |
SU1295447A1 (ru) | Запоминающее устройство | |
SU1550561A1 (ru) | Устройство дл сбора и регистрации данных | |
SU1256034A1 (ru) | Устройство дл сопр жени двух ЭВМ с общей пам тью | |
SU1075311A1 (ru) | Устройство управлени дл доменной пам ти | |
SU1368919A1 (ru) | Устройство дл преобразовани формата данных в доменной пам ти | |
SU1339654A1 (ru) | Устройство дл контрол магнитных интегральных схем пам ти | |
SU1188788A1 (ru) | Устройство дл переадресации информации в доменной пам ти |