SU1188788A1 - Устройство дл переадресации информации в доменной пам ти - Google Patents

Устройство дл переадресации информации в доменной пам ти Download PDF

Info

Publication number
SU1188788A1
SU1188788A1 SU843761713A SU3761713A SU1188788A1 SU 1188788 A1 SU1188788 A1 SU 1188788A1 SU 843761713 A SU843761713 A SU 843761713A SU 3761713 A SU3761713 A SU 3761713A SU 1188788 A1 SU1188788 A1 SU 1188788A1
Authority
SU
USSR - Soviet Union
Prior art keywords
information
input
register
output
bop
Prior art date
Application number
SU843761713A
Other languages
English (en)
Inventor
Аркадий Леонидович Финаревский
Original Assignee
Предприятие П/Я А-1439
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-1439 filed Critical Предприятие П/Я А-1439
Priority to SU843761713A priority Critical patent/SU1188788A1/ru
Application granted granted Critical
Publication of SU1188788A1 publication Critical patent/SU1188788A1/ru

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

УСТРОЙСТВО ДЛЯ ПЕРЕАДРЕСАЦИИ ИНФОРМАЦИИ В ДОМЕННОЙ ПАМЯТИ, содержащее блок полупосто нной пам ти и регистр сдвига, информационные входы которого  вл ютс  информационными входами устройства, а информационные выходы регистра сдвига  вл ютс  информационными выходами устройства , отличающеес  тем, что, с целью упрощени  устройства, оно содержит блок оперативной пам ти и два элемента И, Фиг.-/ первый вход блока оперативной пам ти  вл етс  третьим управл ющим входом устройства , а выход подключен к информационному входу регистра сдвига, второй вход блока оперативной пам ти подключен к выходу первого элемента И, а третий вход блока оперативной пам ти подключен к выходу второго элемента И, первый вход которого подключен к первому входу первого элемента И и к выходу блока полупосто нной пам ти, второй вход второго элемента И подключен к информацинному выходу регистра сдвига, а второй вход первого элемента И подключен к первому управл ющему входу регистра сдвига, который  вл етс  первым управл ющим входом устройства, второй управл ющий вход регистра сдвига  вл етс  вторым управл ющим входом устройства, а вход блока полупосто нной пам ти  вл етс  четвертым управл ющим входом устройства.

Description

Изобретение относитс  к вычислительной технике, а именно к запоминающим устройствам на цилиндрических магнитных доменах (ЦМД), и может быть использовано дл  переадресации информации в микросборках ЦМД, имеющих дефектные регистры .
Целью изобретени   вл етс  упрощение устройства.
На фиг. 1 показана функциональна  схема устройства; на фиг. 2-4 - временные диаграммы работы устройства.
I
Устройство дл  переадресации информации содер(:ит блок полупосто нной пам ти (БПП) 1 с «картой годности. Выход БПП 1 подключен к первому входу схемы И 2 и к первому входу схемы И 3. Строб-вход БПП 1 подключен к первой управл ющей шине 4. Выход схемы И 2 подключен к строб-входу БОП 5 (блок оперативной пам ти). Выход схемы И 3 подключен к информационному входу БОП 5. Вход режима работы БОП 5 подключен к четвертой управл ющей шине 6. Выход БОП 5 подключен к информационному входу младшего разр да регистра 7. Информационные входы регистра 7 подключены к первой информационной шине 8. Вход параллельной записи информации в регистр 7 подключен к третьей управл ющей шине 9, а вход дл  синхроимпульсов сдвига информации в регистре 7 подключен ко второй управл ющей шине 10 и ко второму входу схемы И 2. Выход старшего разр да регистра 7 подключен ко второму входу схемы И 3. Информационные выходы регистра 7 подключены ко второй информационной шине 11. Сигнал «Си 4 поступает по шине . 6 на вход БОП 5 и определ ет режим работы БОП 5. Сигнал «Си 1 поступает по шине 4 на стробвход БПП 1. Сигнал «Си 2 по шине 10 поступает на вход схемы И 2 и на вход сдвига информации в регистре 7. Сигнал «Си 3 по шине 9 поступает на вход параллельной записи информации в регистр 7.
При использовании микросборок ЦМД со структурами регистр ввода-вывода /регистры хранени  или регистр ввода/регистры хранени /регистр вывода возникает проблема обхода дефектных регистров хранени . Необходимо переадресовать информацию при записи, чтобы она не записывалась в дефектные регистры хранени . При чтении необходимо отдел ть информацию, считанную из дефектных регистров хранени , от истинной информации, считанной из годных регистров хранени . Переадресаци  информации производитс  по «карте годности, размещенной в посто нной или оперативной пам ти.
Обход дефектных регистров усложн етс  при параллельной работе нескольких микросборок ЦМД. Это св зано с тем, что-распределение дефектных регистров в микросборках ЦМД разное.
Устройство работает следующим образом. По входной информационной шине 8 поступает из устройства управлени  дл  записи в микросборки ЦМД страница информации , представл юща  собой массив вида (mXn), где m - количество информационных слов; п - разр дность информационного слова. Предположим, что
0 и равно количеству параллельно работающих микросборок ЦМД.
На фиг. 2 приведена временна  диаграмма записи страницы информации в БОП 5. Информационное слово, поступающее по шине 8, параллельно записываетс  в регистр
7. Запись производитс  по заднему фронту сигнала «Си 3. Затем в регистре 7 производитс  сдвиг информации в сторону старших разр дов. Сдвиг происходит по заднему фронту сигнала «Си 2. Так как БПП 1
0 находитс  в режиме хранени  информации, то на его выходе присутствует «1. Сигнал «Си 2 проходит через схему И 2. Сигнал с выхода схемы И 2 своим передним фронтом записывает в БОП 5 информацию с выхода схемы И 3, а задним
5 фронтом измен ет адрес в БОП 5. Восемь сигналов «Си 2 производ т перезапись всего информационного слова из регистра 7 в БОП 5.
Сигналом «Си 3 в регистр 7 произвоQ дитс  запись следующего информационного слова. Процесс перезаписи информации из регистра 7 в БОП 5 повтор етс .
Таким образом, страница информации преобразуетс  в массив вида (КХ1), где К,т- п.
После записи страницы информации в БОП 5 начинаетс  переадресаци  информации и запись ее в микросборки ЦМД. Переадресаци  производитс  в соответствии с «картой годности, хран щейс  в БПП 1.
0 «Карта годности представл ет собой массив информации вида (ЕХ) где Е- количество регистров хранени  во всех микросборках ЦМД. «1 на выходе БПП 1 соответствует годному регистру хранени , «О - дефектному регистру хранени .
Первый бит «карты годности соответствует первому регистру хранени  первой микросборки и,МД, восьмой бит «карты годности - первому регистру хранени  восьмой микросборки ЦМД, дев тый бит
0 «карты годности - второму регистру первой микросборки и т. д., т. е. первые восемь разр дов «карты годности соответствуют первым регистрам хранени  параллельно работающих микросборок ЦМД, а i-e восемь разр дов карты годности соответствуют i-м регистрам хранени  микросборок ЦМД.
На фиг. 3 приведена временна  диаграмма переадресации информации в режиме записи информации в микросборки ЦМД.
Отсутствие сигнала «Си 4 разрешает считывание информации из БОП 5. Сигнал «Си 1  вл етс  стробом чтени  информации из БПП 1. По заднему фронту сигнала «Си 1 измен етс  адрес БПП 1.
Первый регистр первой микросборки ЦМД  вл етс  годным, поэтому сигнал «Си 2 через схему И 2 поступает на стробирующий вход БОП 5. На выходе БОП 5 по вл етс  первый информационный бит. Задним фронтом сигнала «Си 2 этот бит записываетс  в младший разр д регистра 7. Первый регистр хранени  второй микросборки ЦМД также  вл етс  годным, поэтому второй информационный бит из БОП 5 по заднему фронту сигнала «Си 2 записываетс  в младший разр д регистра 7. Записанный ранее первый информационный бит сдвигаетс  на один разр д в регистре 7. Так как первый регистр хранени  третьей микросборки дефектный, то на выходе БПП 1 - «О. Схема И 2 блокируетс  и считывание из БОП 5 не происходит . Информаци  в регистре 7 по заднему фронту сигнала «Си 2 сдвигаетс , а в младший разр д регистра 7 записываетс  «О.
Первые регистры хранени  четвертой и п той микросборок ЦМД  вл ютс  годными. В регистр 7 записываетс  третий и четвертый информационные биты.
Первый регистр хранени  шестой микросборки ЦМД  вл етс  дефектным - запись информации из БОП 5 блокируетс , в младший разр д регистра 7 записываетс  «О. Первые регистры хранени  седьмой и восьмой микросборок ЦМД годные - из БОП 5 считываютс  в регистр 7 п тые и шестой биты информации.
После восьмого сигнала «Си 2 на выходе регистра 7 сформировано новое информационное слово, которое считываетс  по шине 11 в микросборки ЦМД. Седьмой и восьмой биты информации будут записаны во вторые регистры хранени  первой и второй микросборок ЦМД. Процесс переадресации и записи информации в микросборки ЦМД продолжаетс  до окончательного считывани  информации из БОП 5.
На фиг. 4 приведена временна  диаграмма работы устройства при чтении информации из микросборок ЦМД.
Сигнал «Си 4 разрешает запись информации в БОП 5. Считанное из микросборок ЦМД восьмиразр дное информационное слово по шине 8 поступает на информационные входы регистра 7. Слово записываетс  в регистр 7 задним фронтом сигнала «Си 3. После записи слова в регистр 7 начинаетс  его перезапись в БОП 5.
По первому сигналу «Си 11 на выходе БПП 1 по вл етс  информаци  о первом
регистре хранени  первой микросборки ЦМД - «1. По заднему фронту сигнала «Си 2 в БОП 5 записываетс  бит информации из старшего разр да регистра 7. По заднему фронту сигнала «Си 2 в регистре 7 информаци  сдвигаетс  в сторону старших разр дов. По второму сигналу «Си 1 и «Си 2 в БОП 5 записываетс  второй бит информации. По третьему сигналу «Си I на выходе БПП I - «О.
0 В БОП 5 запись информации не производитс , адрес БОП 5 не измен етс . Информаци  в регистре 7 по заднему фронту сигнала «Си 2 сдвигаетс . На третьем такте сдвига слова запись в БОП 5 была блокирована, тем самым информаци 
из дефектного регистра хранени  в БОП 5 не записалась. На четвертом и п том тактах в БОП 5 записываетс  третий и четвертый биты информации. На шестом такте запись в БОП 5 блокируетс . На седьмом
Q и восьмом тактах в БОП 5 записываетс  п тый и шестой биты информации.
Таким образом, исключена запись в БОП 5 информации из дефектных регистров хранени . В БОП 5 накапливаютс  только информационные биты. После считывани  страницы информации из микросборок ЦМД в БОП 5 сформирован массив вида (КХ1). Преобразование страницы информации из массива вида (КХ1) в вид (тХ) производитс  сери ми сигналов «Си 2. Сигналом «Си 2 из БОП 5 считываетс  бит
0 информации (на выходе БПП 1 - «1, так как БПП 1 в режиме хранени  информации ). Задним фронтом сигнала «Си 2 бит информации записываетс  в младший разр д регистра 7 и информаци  в регист ,5 ре 7 сдвигаетс  в сторону старших разр дов .
После восьми сигналов «Си 2 на выходе регистра 7 сформировано восьмиразр дное информационное слово, которое считываетс  Б устройство управлени  по шине 11.
Всего формируетс  m информационных слов. Устройство позвол ет значительно уменьшить аппаратурные затраты при построении устройств переадресации информации дл  параллельно работаюших микросборок ЦМД. В случае восьми параллельно работаюших микросборок ЦМД аппаратурные затраты при реализации на ИС серии 155, 556 составл ют 19 корпусов. При реализации устройства-прототипа - 104 корпуса.
Преимушеством предлагаемого устройства  вл етс  то, что изменение числа дефектных регистров хранени  в микросборках ЦМД вли ет на изменение «карты годности в БПП 1. Разр дность регистра 7 зависит от разр дности информационного слова , а емкость БОП 5 - от количества
бит информации в странице информации.
Применение устройства позвол ет использовать при параллельной работе микросбор51188788«
ки ЦМД с различным числом годных ре- ных регистров хранени  в микросборках гистров хранени . Условием параллельной ЦМД было не менее количества бит в работы  вл етс  то, что общее число год-странице информации.
г.. ПППППППППП ПП ПППП
ПП ПППП
Збит fSuT SSur SSuT 7SuT 8Ш
фиг.З
8Sur
пг
си
иШ8х
тСХ
сиз
/7/7Jy
ппп
пппппппп пп пп пп If иг 2биг
п-- пп пп пп 35ит hduT 5SuT BSuT 75ит 85иг пп пп i Cpus.

Claims (1)

  1. УСТРОЙСТВО ДЛЯ ПЕРЕАДРЕСАЦИИ ИНФОРМАЦИИ В ДОМЕННОЙ ПАМЯТИ, содержащее блок полупостоянной памяти и регистр сдвига, информационные входы которого являются информационными входами устройства, а информационные выходы регистра сдвига являются информационными выходами уст- первый вход блока оперативной памяти является третьим управляющим входом устройства, а выход подключен к информационному входу регистра сдвига, второй вход блока оперативной памяти подключен к выходу первого элемента И, а третий вход блока оперативной памяти подключен к выходу второго элемента И, первый вход которого подключен к первому входу первого элемента И и к выходу блока полупостоянной памяти, второй вход второго элемента И подключен к информацинному выходу регистра сдвига, а второй вход первого элемента И подключен к первому управляющему входу регистра сдвига, который является первым управляющим входом устройства, второй управляющий вход регистра сдвига является вторым управляюto
    Фиг./
SU843761713A 1984-06-28 1984-06-28 Устройство дл переадресации информации в доменной пам ти SU1188788A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843761713A SU1188788A1 (ru) 1984-06-28 1984-06-28 Устройство дл переадресации информации в доменной пам ти

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843761713A SU1188788A1 (ru) 1984-06-28 1984-06-28 Устройство дл переадресации информации в доменной пам ти

Publications (1)

Publication Number Publication Date
SU1188788A1 true SU1188788A1 (ru) 1985-10-30

Family

ID=21127095

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843761713A SU1188788A1 (ru) 1984-06-28 1984-06-28 Устройство дл переадресации информации в доменной пам ти

Country Status (1)

Country Link
SU (1) SU1188788A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Радиоэлектроника- за рубежом, 1983, № 20, с. 13. Авторское свидетельство СССР № 1001177, KJJ. G 11 С 19/08, 1981. *

Similar Documents

Publication Publication Date Title
KR100945968B1 (ko) 반도체기억장치
KR930024012A (ko) 반도체 기억장치
SU1188788A1 (ru) Устройство дл переадресации информации в доменной пам ти
WO1998002886A2 (en) Memory with fast decoding
SU1022216A1 (ru) Устройство дл контрол доменной пам ти
SU551702A1 (ru) Буферное запоминающее устройство
SU1010653A1 (ru) Запоминающее устройство
SU1479954A1 (ru) Буферное запоминающее устройство
SU1319077A1 (ru) Запоминающее устройство
SU496604A1 (ru) Запоминающее устройство
SU1711229A1 (ru) Запоминающее устройство
SU1513521A1 (ru) Буферное запоминающее устройство
SU1725259A1 (ru) Посто нное запоминающее устройство
SU1173446A1 (ru) Запоминающее устройство
SU1304076A1 (ru) Устройство дл управлени доменной пам тью
SU750568A1 (ru) Буферное запоминающее устройство
US6438017B1 (en) Read/write eight-slot CAM with interleaving
RU1833857C (ru) Устройство дл вывода информации
SU951401A1 (ru) Запоминающее устройство
SU1399821A1 (ru) Буферное запоминающее устройство
JPS5775046A (en) Phose absorbing circuit
SU1305773A1 (ru) Устройство дл обхода дефектных регистров в доменной пам ти (его варианты)
SU1257700A2 (ru) Запоминающее устройство
SU1536366A1 (ru) Устройство дл ввода-вывода информации
SU1550561A1 (ru) Устройство дл сбора и регистрации данных