SU1103221A1 - Устройство дл сравнени кодов - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ КОДОВ, содержащее группу элементов НЕРАВНОЗНАЧНОСТЬ, счетчик, блок пам ти , элемент НЕРАВНОЗНАЧНОСТЬ, причем входы задани  переменной устройства соединены с первыми входами соответствующих элементов НЕРАВНОЗНАЧНОСТЬ группы, вторые входы которых подключены к выходам разр дов счетчика , отличающеес  тем, что, с целью повышени  быстродействи , в него введены второй и третий блоки пам ти, причем информационный вход устройства соединен с информационными входами первого и второго блоков пам ти, входы управлени  чтением/ записью которых соединены между собой и подкл}очены к входу разрешени  записи исходной функции, выходы первого и второго блоков пам ти соединены с входами элемента НЕРАВНОЗНАЧНОСТЬ , выход которого подключен к информационному входу третьего блока пам ти, адресные входы первого и третьего блоков пам ти соединены с выходами соответствующих разр дов счетчика, адресные входы второго бло§ ка пам ти соединены с соответствующими выходами элементов НЕРАВНОЗНАЧ (Л НОСТЬ группы, вход тактовых импульсов устройства подключен к счетному входу счетчика и входам управлени  выборкой блоков пам ти, вход разрешени  вычислени  и хранени  булевой производной соединен с входом разрешени  чтени /записи третьего блока пам ти, выход которого  вл етс  выходом устройства.

Description

автоматики i-i ймч u ;;;i4::;iT,:;ov т и может испг).)Ни ;:;г  енки устройстп v :о: пг и j;;ii ного ко1ггро:;  1ДИ1|; ;овых уугргч:/ Извастко устройство д.И) с :;: кодов, иредназкачепное  тл  льг

НИЯ 6yj- eBbiX ирОЯЗВОД;Г))3; ;

элемент И группу элеке;; . ЗНАЧгЮСТЬ, кoн sy a opьк |.: -сшифратор ,, счетчик,, roynrj DJ;°,; Недостатком устройства .1:  его слолчкость,

Наиболее 5,г1изкк;4 к ,.  з,плетс  устройство ,г;п  сг:а;: Ч кодов э содсрйсангес: счетчик . :::ji э,11еме1 тов ИЕРАВНОЗНЛЧИОСлЬ,, л,:-; НЕРАВНОЗНАЧНОСТЬ, регис-р, Плс; ти, двухразр дньш сдвигаюиапт PL дешифратор, группу элемеито) ; и счетный триггер, кр-г-тс; ходы разр дов счет т-зка соедиие,: первыми входам; э;7ГментоБ ЗНАЧНОСТЬ группы, вторые входы рых соединены со входами ncp-joi пы устройства 5 псрвьге инфог м;;Д} входы элементов K-;lJfH нь) с сопГ:зегСТ5зу;ашкмк ментов НЕРАВНОЗПАЧЖС ры  икформ цион;:;ьго; ми разр дов сч тчкк;ГОВ И ИЛИ rpyvnib; ,:о;-:д--;

МИ входами блока гам 1

соединена i: Ei:

двухразр дно Ггистра ,; ныходы которосо сос/гг-гно; входами элемента )зПОЗ ДИПОС инверсный выход с-тртиого Tpj-ij , соедине -) с первыми, зуюапл  гтгнмх дам  элементов H-4iU-i г-рутщы, ii-j выход счетного триггера соед;;-;:н счетньпч входом счетчика,, атоиъпч управл :ощими входами элемектс,з ;

группы i-l первыми входом );;,;

вход подачи тактовых ;-1г,Г1у,и;эСо ; ройства соединен с вхо,дом счети; триггера, cинxpoнизиpз,нjщн i вход двухразр дного сдвигбю иего ре:г;-т и BTopbd-i стробкруюпи-зм вхсздо;,; тора, выход здемен а rlRPABKOji/y соединен с управл ющими чхолхаг,:: ментов И группьи инфор; сагнс;| И|,1е ды которых соединень с в 1ходами ратора. )r нфop taциoнкыe входы мг; ратора сое/х нены с Быхо,дами оаз; счтетчнка 2} .

ачс  за i-y..i тактов, где п - число /юремснных исхо,дной фуи;ап;н.

Цель )етеии  -- г оны1;1ение оьк тродейстзи  устройства

1ост,а :ленна  дель достигаетс  тсл: что в устройство дл  сравнени  холюв,, содержащеа групггу э,:гемептоБ iEFABH03HA4HOCTb. счетчик, блок памтзт , злеыеит НЕРАВНОЗНАЧНОСТЬ, приче , входы зад аи и,  переменной устройства сое,динень с первыми входамг; соответCTByronoix элементов НЕРАВНОЗНАЧНОСТЬ группы,, вторые входы которых гтодключе ы к выходам ра,эр дов счетчика введспы второй и третий б,оки пам ти ,, причем икформапиоиньй BXO/I уст ойства соединен с И15формационнымн входами первого к второго блоков пам ти, входы управлени  чтением/ ,дап:1сью которых соединены ме щу собо и подключены к входу разрешезтик заг;нс11 исходной фупкд  -, ВЫХС1ДЫ иер}юГО и второго блоком пам ти соединены с входами элемента НЕРАВНОЗНАЧНОСТЬ , выхо,д которого подк.тючен к ик юрмационному входу третвего блока iiarv iTH,, а,дресные входы первого и третьего б,локоБ пам ти соединен-ы с зьгходами соответствующих разр дов счетчика, адресньге зходь второго вам ти спед :ннены с соответствую1цил-1 выходами элементов НЕРАВНОЗНАЧлОСТЬ группы, вход тактовых импульсов устройства подключен к счетному :зхо,1у счетчика и входам управлени  ::Ь1боркой С)локоз пам ти, вход разрешени  вычисггепи  и хранени  булевой , 011звод)-ой соединен с входом разре-- х  4Te:-iiiK/за,писи третьыо блока yxiMXTKj выход которого  вл е1с  выUXLON устройства,

Па чертс;,.: 1 ризедана структуина  . е:ч;а устрэйс ва,

строй.во содержит информацион Bxojt ; J c-iGT4HK 2, 3 и ::)рой 4 плоки пам ти,, группу элегг: .;тов HElAHfi03l A4HOCTb 5, входы за , п:еГ1::ме;п;ой устройства 6-, вход ПКдгзых nMnyjc,,iCOB 7, элемент ИЕРАВ (;ин,: Ч:10СТЬ О,, тоетий блок 1гам ти 9j ,;)hi разременьчЯ IlPunicn и вь числеi иг 1(1,, выход устройства 11.

ii устройстве использованы стандартные (рункдионалвкые блоки,, выпускаемые серийно в виде интегральных scjxi, д,лсхи па- ти представл ют -i оперативнь-е запоминающие устройства (ЗУ) с произвольным доступом и имеют организацию . В случае применени  динамических ЗУ устройств должно содержать схемы регенерации информации. Устройство работает следующим образом , В исходном положении счетчик 2 находитс  в нуле. На входе тактовых импульсов 7 устройства, который соединен со счетным входом счетчика 2 и с входами выборки блоков-пам ти 3 4 и 9, присутствует низкий потенциал , обеспечивающий режим Хранение дл  блоков пам ти 3, 4, 9. Блоки пам ти 3 и 4 предназначены дл  хранени  исходной логической функции на всех наборах ее входных переменны т.е. дл  хранени  таблицы истинности а блок пам ти 9 предназначен дл  хра нени  вычисленной булевой производно также в виде таблицы истинности. Пер вый разр д группы входов 10 устройства соединен с входами управлени  чтением/записью блоков пам ти 3 и 4 а второй разр д этой группы входов соединен с входом управлени  чтением aпиcью блока пам ти 9. На входе 6 и 10 устройства подаютс  сигналы в зависимости от требуемого режима работы (см. таблицуО. Из таблицы видно, что возможно совмещение режимов записи новой исходной функцир с выдачей вычисленной в предыдущем цикле булевой производной. Адреса дл блоков пам ти 3 и 9 формируютс  счет чиком 2, а адреса дл  блока пам ти формируютс  элементами HEPABilOBHAMНОСТЬ 5 группы в зависимости от состо ни  счетчика 2 и от сигналов на „ „ группе входов 6 устройства. Элемент НЕРАВНОЗНАЧНОСТЬ 8 служит дл  вычисл ни  значений булевой производной. Запись исходной функции. В исход ном положении счетчик 2 находитс  в нуле. На входе 7 устройства прису ствует низкий потенциал. На первый разр д группы входов 10 устройства подаетс  сигнал W1 1, обеспечивающий режим Запись дл  блоков пам  ти 3 и 4 в момент действи  тактовог импульса на входе 7 устройства. Есл сигнал W2 О, то одновременно с записью исходной функции в блоки пам ти 3, 4 на выход 11 устройства будет выдаватьс  вычисленна  в пред дущем цикле булева производна  в по следовательном коде, если сигнал 21 то в ОЛОК ПЗ-МЯТИ записыватьс  , так как в блоки пам ти 3 и 4 будет записыватьс  одна и та же логическа  функци . На все разр ды группы входов 6 подаютс  нули дл  того, чтобы обеспечить запись в  чейки блоков пам ти 3, 4 с одинаковь Н адресами одинаковые значени  функцьги. На вход 1 устройства, которьп Соединен с информационными входами блоков пам ти 3 и 4, подаютс  значени  исходной функции последовательно в пор дке возрастани  номеров наборов входных переь енных функций. Подача значений исходной функции и их зап1.сь в блок:-; пам т 3 и 4 синхронизируетс  тактовы 5И импульсами, поступающими на вход 7 устройства. При этом счетчик 2 указывает  чеек блоков пам ти 3 и 4, в которые необходимо занести очередное значение исходной функции, и измен ет свое состо ние по заднему фронту каждого тактового икшульса. С приходом 2 тактовых 1Мпульсов исходна  функци  будет зафиксмровакг. в -блоках пам ти 3 и 4, Вычисление булевой производной В ксходЕюм псло;ке11ии счетчик 2 находитс  в нуле. На 7 присутствует Н1гзкнй потенцчтзл, В блоках па1ч ти 3 и 4 хранитс  исходна  флнкцн . На грлппу входс-Б 10 устройства подаютс  сигналы О, v2 , обеспечивающрге . Чтение дл  блоков пам тЕ 3, 4 ir pe;Лl i Запись пл  блока пам ти 9 в действи  такт-ового импульса. На группу БХОДОБ 6 устройства подаетс  п-разр дный дволчньп код, кес тц51Й информацию о том, по какой переменкой будет вычисл тьс  булева производна . Наличие з I-M разр де кода Г сзидетельствус т о вычислении булевой производной по i-й переменной, дл  блок; пам ти 3 формируетс  счетчико.) 2, а адрес дл  блока пам ти 4 фop П pyeтc  элементаь;и НЕРАВНОЗНАЧНОСТЬ 5 гр-уппы, которые инверт -;р тот cocTOHHiie i-ro разр да счетчика. С приходом тактового г:чпульса с блоков пам ти 3 и 4 считываютс  два значени  исходной функции на соседних по i-й переменной наборах и полаютс  на входы элемента НЕРАВНОЕ iA4НОСТЬ 8, на выходе которого фop пi511 руетс  значение булевой производнойдл  этих наборов. Вычисленное значение производной записываетс  в  чейку блока пам ти 9 по определ емому состо нием счетчика 2 адресу. По окончанию этого тактового импульса блоки пам ти 3, 4 и переход т в режим Хранение, а счет чик 2 измен ет свое состо ние на единицу. С приходом тактовых импульсов все значени  булевой производной исходной функции будут вычислены и зафиксированы в блоке пам ти 9. Вычисление булевой производной по нескольким переменным (функций чувствительности ) производитс  аналогич но. Вьщача вычисленной булевой производной . В исходном Состо нии счетчик 2 находитс  в нуле. На входе 7 присутствует низкий потенциал. В блоке пам ти 9 хранитс  вычисленна  булева производна . На второй разр д группы входов 10 устройства подаетс  сигнал W2 О, обеспечивающий режим Чтение дл  блокапам ти 9 в момент действи  тактового импульса. Если .сигнал W1 1, то одновременно с вьщ чей вычисленной булевой производной можно записывать в блоки пам ти 3 1 и 4 новую исходную функцию. С приходом тактового импульсаиз блока пам ти 9 по определ емому состо нием счетчкка 2 адресу считываетс  значение булевой производной и передаетс  на выход 11 устройства. Вычисленна  булева производна  полностью выдаетс  на 2 тактов. Вычисление булевой производной логической функции от п переменных в базовом устройстве (прототипе) осуществл етс  за 2-2 тактов, а в предложенном устройстве - за 2 тактов, т.е. предложенное устройство позвол ет сократить врем  вычислени  булевых производных. Кроме того, возможно повышение производительности устройства совмеп1ением некоторых режимов работы. Устройство обладает простой структурой и может быть реализовано мальпч числом интегральных схем. Например, дл  построени  устройства, обрабатывающего логические функции от 10 переменных , требуетс  три блока пам ти 1024 на 1 (три ИС К537РУ1), 10-разр дньай двоичный счетчик (три ИС К155ИЕ5) и одиннадцать двухвходовых элементов НЕРАВНОЗНАЧНОСТЬ (три ИС KtSSJinS), т.е. достаточно дев ти интегральных схем.

Режим работы устройства

W,

W.

О

Выдача булевой производной без изменение исходной функции

1

Вычисление булевой производной

Запись новой исходной функции

о с одновременной выдачей булевой производной, вычисленной в предыдущем цикле

Запись новой исходной функции с одновременной записью нулей в блок пам ти дл  хранени  булевой производной

Состо ние группы входов 1 устройства

Безразличное

i-й разр д, несет информацию о ток, по какой (по каким) переменной вычисл етс  булеза производна 

Все разр ды равны нулю

Все разр ды равны нулю

Claims (1)

1. УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ КОДОВ, содержащее группу элементов НЕРАВНОЗНАЧНОСТЬ, счетчик, блок памяти, элемент НЕРАВНОЗНАЧНОСТЬ, причем входы задания переменной устройства соединены с первыми входами соответствующих элементов НЕРАВНОЗНАЧНОСТЬ группы, вторые входы которых подключены к выходам разрядов счетчика, отличающееся тем, что, с целью повышения быстродействия, в него введены второй и третий блоки памяти, причем информационный вход устройства соединен с информационными входами первого и второго блоков памяти, входы управления чтением/ /записью которых соединены между собой и подключены к входу разрешения записи исходной функции, выходы первого и второго блоков памяти соединены с входами элемента НЕРАВНОЗНАЧНОСТЬ, выход которого подключен к информационному входу третьего блока памяти, адресные входы первого и третьего блоков памяти соединены с выходами соответствующих разрядов счетчика, адресные входы второго блока памяти соединены с соответствующими выходами элементов НЕРАВНОЗНАЧНОСТЬ группы, вход тактовых импульсов устройства подключен к счетному входу счетчика и входам управления выборкой блоков памяти, вход разрешения вычисления и хранения булевой производной соединен с входом разрешения чтения/записи третьего блока памяти, выход которого является выходом устройства.