SU803009A1 - Запоминающее устройство с замещениемдЕфЕКТНыХ чЕЕК - Google Patents
Запоминающее устройство с замещениемдЕфЕКТНыХ чЕЕК Download PDFInfo
- Publication number
- SU803009A1 SU803009A1 SU782573193A SU2573193A SU803009A1 SU 803009 A1 SU803009 A1 SU 803009A1 SU 782573193 A SU782573193 A SU 782573193A SU 2573193 A SU2573193 A SU 2573193A SU 803009 A1 SU803009 A1 SU 803009A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- register
- fault
- outputs
- generator
- control unit
- Prior art date
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
;54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С SAMEijEHHEM ДЕФЕКТНЫХ ЯЧЕЕК
Изобретение относитс к области вычислительной техники и может быть использовано в вычислительных машинах различного класса. Известны оперативные и посто нные запоминающие устройства (ЗУ) с замещением дефектных чеек ij , Одно из известных ЗУ l реализовано в двух вариантах. В одном варианте приведена быстродействующа схема восстановлени информации. Врем восстановлени в ней не зависит от количества дефектов и общего числа разр дов в слове. Однако сложность таких схем возрастает с количеством дефектов не пропорционально а по логарифмическому закону.Причем с возникновением новых дефектов в процессе нормального функционировани в блоках пам ти информаци не мо жет быть восстановлена в св зи с тем, что структурна схема блока вое становлени разрабатываетс под конкретные известные дефекты и не может быть применена дл другой вновь возникшей конфигурации отказов. Поэтому такие схемы применимы только на стадии разработки устройств с дефектными чейками и неприменимы в не надежных ЗУ. в другом варианте ЗУ разработана медленно действующа схема восстановлени информации при относительно минимальной сложности. Наиболее близким техническим решением к изобретению вл етс ЗУ, содержащее блоки пам ти, один из которых подключен к регистру отказов, другой через реверсивный регистр сдвига - к основным элементам ИЛИ и блок управлени , подключенный к генератору импульсов и блоку индикации 2J . К недостаткам устройства относ тс недостаточно высока надежность и медленное врем восстановлени информации вследствие использовани блоков линий задержек с задержкой в каждом разр де на , -номер разр да от 1 до п; где nj -общее число разр дов в слове; Гш - врем оддОго сдвига. Если п 30, icA 0,05 мксек. то врем , необходимое дл сдвига вправо или влево, равно 1,5 мксек. Естественно , что така задержка при приеме и выдачу информации может быть допустима только в ЗУ с малым быстродействием .
Целью изобретени вл етс повышение надежности, и быстродействи устройства.
Поставленна цель достигаетс тем, что ЗУ, содержащее блоки пам ти один из которых подключен к регистру отказов, другой через реверсивный регистр сдвига - к основным элементам ИЛИ, блок управлени , подключенный к генератору импульсов и блоку индикации, введены дополнительные элементы ИЛИ и блоки приоритета, первые входы которых соединены с соответствующими выходами блока управлени , вторые - с входом блока индикации и одним из выходов регистра отказов, а третьи - с другими выходами регистра отказов, выходы блоков приоритета подключены к входам основных и дополнительных элементов ИЛИ. Выходы дополнительных элементов ИЛИ соединены с соответствующим входом регистра отказов.
На фиг. 1 дана структурна схема ЗУ;на фиг. 2 - подробна схема ЗУ на 4 разр да.
ЗУ содержит блоки пам ти 1,2, регистр отказов 3, блоки приоритета 4,5, осуществл ющие соответственно приоритетный сдвиг вправо дл поразр дного сдвига при записи и приоритетный сдвиг влево дл поразр дного сдвига при считывании, основные элементы 6,7 ИЛИ и дополнительный элемент 8 ИЛИ, блок индикации 9,реверсивный регистр сдвига (РРС) управлени 11 и генератор 12 импульсов .
ЗУ работает в режимах записи и считывани информации.
Режим записи информации. Вначале записываемое число фиксируетс в РРС 10, по установленному адресу считываетс код отказов из блока пам ти 2 и заноситс в регистр отказов- 3, а в блоке пам ти 1 соответствующа адресу числова линейка обнул етс . Затем в соответствии с кодом отказов блок приоритета 4 осуществл ет сдвиг информационного код по исправным разр дам в РРС 10 с помощью генератора 12. По окончании сдвига блок 5 вьщает сигнал об окончании сдвига, и число заноситс в бл пам ти -1. Блок приоритета 4 работае так, что управл ющие сигналь) сдвига следуюш е с генератора 12 через блок управлени .11 поступают параллельно на все разр ды блока 4, но сдвиг осуществл тс з соответствии с приоритетом от старших разр дов к младшим, причем количество тактов сдвига определ етс числом дефектов
Режим считывани информации. По заданному адресу считывгиотс информционный код из блока пам ти 1 и код отказов из блока пам ти 2. Код отка
зов поступает в регистр отказов и блок приоритета 5. В соответствии с кодом отказов сдвигаетс информационный код влево по част м в зависимости от приоритетов отказов так же как и в режиме записи, но с приоритетом от младших разр дов к старшим . При этом число тактов сдвига равно числу дефектов. По окончании процесса свертки блок индикации 9 выдает сигнал об окончании свертки и число из РРС передаетс во внешние блоки. Таким образом, как в процессе считывани , так и в процессе записи число тактов сдвига строго соответствует числу дефектов что позвол ет значительно повысить быстродействие ЗУ. В этом случае врем задержки
Г; Сед-П, где п J, - число дефектных азр дов.
Если п 30, nj, 5,-C9 0,05 мксек, то f 0,25 мксек.
Отсюда видно, что при наличии 5 дефектов в 30-разр дном слове выигрыш во времени увеличитс в б раз. При уменьшении дефектов этот выигрыш будет увеличиватьс , а при увеличении - уменьшатьс . Кроме того , возникновение дефектов в процессе функционировани приводит только к увеличению задержки восстановлени , а наличие блока сигнализации окончани сдвигов позвол ет упор дочить поток приема-выдачи информации с дополнительным выигрышем во времени.
Блоки приоритета состо т из вентилей 4 -4, Число входов вентилей увеличиваетс вправо пропорционально месту, занимаемому каждым конкретным разр дом в числовой линейке Так, третий вентиль 4 имеет 4 входа, из которых 3 входа соответствуют месту (третий), а четвертый управл ющий. Блок приоритетного сдвига влево состоит из вентилей
5 -5
Число входов вентилей увеличиваетс влево и определ етс так же как в предыдущем случае. Блок индикации (сигнализации окончани сдвига) 9 выполнен на многовходовом элементе И.
При записи информации управл юща частота через, блок управлени с генератора 12 поступает на вход шины а, а при считывании - на вход б. В режиме записи работает блок приоритетного сдвига вправо, а при считывании - блок приоритетного сдвига влево.
Claims (2)
- Допустим, что в режиме записи поел.; выведени кода отказов из блока пам ти 2 триггеры 3 и з регистра отказов устанавливаютс в нулевое состо ние. Это свидетельствует о том что первый и третий разр ды информационного кода дефектны. Вентиль 4 открываетс , а вентили закрываютс сигналом с единичного выход триггера з. Первый импульс, поступивший на шину а с генератора 12 через блок управлени проходит только через вентиль 4. В результате информационный код РРС сдвигаетс на один разр д вправо, а триггер 3 устанавливаетс в единичное состо ние через элемент 8 ИЛИ, Вентиль 4 закрываетс сигналом с нулевого выхода триггера з, а вентиль 4 открываетс единичными выходами триг геров и 3 и нулевым выходом триг гера 3 регистра отказов. Второй импульс , поступивший на вход а с генератора , проходит только через вентиль 4 . В результате часть информационного кода, начина с третьего разр да, сдвигаетс РРС вправо один разр д, а триггер 3 через элемент 8 ИЛИ устанавливаетс в единичное состо ние. Все вентили 4-4 закрываютс , а. следующий импульс,поступа на шину а проходит только блок индикации 9, так как на других входа этого блока устанавливаютс положительные потенциалы, поступающие с единичных плеч триггеров регистра от казов 3. Сигнал с выхода блока 9 проходит на вход блока управлени и во внешни блоки ЗУ. В результате импульсы с .генератора 12 на вход а не проход и число, рассредоточенное по исправным разр дам, записываетс из РРС в блок пам ти 1. В режиме считывани осуществл етс обратный процесс свертки числа при наличии кода отказов в регистре отка зов 3. В этом случае приоритет устанавливаетс от младших разр дов к старшим. Разр ды информационного кода сдвигаютс по част м влево в зависимости от кода отказов так же, как и в режиме записи, причем управл юща частота с генератора 12 проходит через блок управлени 11 на шину б. Формула изобретени Запоминающее устройство с замещением дефектных чеек, содержащее блоки пам ти, один из которых под-. ключей к регистру отказов, другой через реверсивный регистр сдвига к основным элементам ИЛИ, блок управлени , подключенный к генератору импульсов и блоку индикации, отличающеес тем, что, с целью повышени надежности и быстродействи устройства, оно содержит дополнительные элементы- ИЛИ и блоки приоритета, первые входы которых соединены с соответствующими выходами блока управлени , вторые - с входом блока индикации и одним из выходов регистра отказов, а третьи - с дру-. гими выходами регистра отказов,выходы блоков приоритета подключены к вх дам основных и дополнительных элементов ИЛИ, выходы дополнительных элементов ИЛИ соединены с соответствующим входом регистра отказов - Источники информации, прин тые во внимание при экспертизе 1.Надежна работа БИС - ЗУ с относительно большим числом дефектных элементов. W-. Hilberg, Elektronische Rechen aniagen. 1969 Bol 11, №65 321-329.
- 2.Авторское свидетельство СССР № 515159, кл. G 11 С 11/00, 15.01.75 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782573193A SU803009A1 (ru) | 1978-01-26 | 1978-01-26 | Запоминающее устройство с замещениемдЕфЕКТНыХ чЕЕК |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782573193A SU803009A1 (ru) | 1978-01-26 | 1978-01-26 | Запоминающее устройство с замещениемдЕфЕКТНыХ чЕЕК |
Publications (1)
Publication Number | Publication Date |
---|---|
SU803009A1 true SU803009A1 (ru) | 1981-02-07 |
Family
ID=20746019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782573193A SU803009A1 (ru) | 1978-01-26 | 1978-01-26 | Запоминающее устройство с замещениемдЕфЕКТНыХ чЕЕК |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU803009A1 (ru) |
-
1978
- 1978-01-26 SU SU782573193A patent/SU803009A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0361808A2 (en) | Modular test structure for single chip digital exchange controller | |
KR920003858B1 (ko) | 논리연산회로 | |
SU803009A1 (ru) | Запоминающее устройство с замещениемдЕфЕКТНыХ чЕЕК | |
JPS5843934B2 (ja) | シンゴウヘンカンソウチ | |
SU1163358A1 (ru) | Буферное запоминающее устройство | |
SU1513440A1 (ru) | Настраиваемое логическое устройство | |
SU600739A1 (ru) | Счетное устройство,сохран ющее информацию при перерывах питани | |
SU1215137A1 (ru) | Запоминающее устройство с коррекцией информации | |
SU1108511A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1265856A1 (ru) | Устройство управлени дл доменной пам ти | |
SU666583A1 (ru) | Регистр сдвига | |
SU1336018A1 (ru) | Устройство дл сопр жени ЭВМ и внешнего абонента | |
SU1478322A1 (ru) | Счетное устройство | |
SU1304076A1 (ru) | Устройство дл управлени доменной пам тью | |
SU1317487A1 (ru) | Запоминающее устройство с исправлением информации в отказавших разр дах | |
SU1501172A1 (ru) | Резервированное запоминающее устройство | |
SU1376121A2 (ru) | Устройство дл записи и контрол программируемой посто нной пам ти | |
SU758256A1 (en) | Storage monitoring device | |
SU645208A1 (ru) | Запоминающее устройство с самоконтролем | |
SU809397A1 (ru) | Запоминающее устройство с кор-РЕКциЕй ОшибОК | |
SU1003151A1 (ru) | Запоминающее устройство с контролем информации при записи | |
SU842973A1 (ru) | Буферное запоминающее устройствоС АВТОНОМНыМ КОНТРОлЕМ | |
RU2022371C1 (ru) | Запоминающее устройство с одновременной выборкой нескольких слов | |
SU1310806A1 (ru) | Устройство дл сдвига информации | |
JPS6030872Y2 (ja) | 磁気バブル記憶装置 |