SU1234844A1 - Многоканальное устройство управлени вводом информации в микроЭВМ - Google Patents

Многоканальное устройство управлени вводом информации в микроЭВМ Download PDF

Info

Publication number
SU1234844A1
SU1234844A1 SU843816930A SU3816930A SU1234844A1 SU 1234844 A1 SU1234844 A1 SU 1234844A1 SU 843816930 A SU843816930 A SU 843816930A SU 3816930 A SU3816930 A SU 3816930A SU 1234844 A1 SU1234844 A1 SU 1234844A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
channel
output
elements
inputs
Prior art date
Application number
SU843816930A
Other languages
English (en)
Inventor
Юрий Львович Леохин
Виктор Васильевич Панов
Евгений Александрович Саксонов
Юрий Александрович Шапкин
Original Assignee
Московский Институт Электронного Машиностроения
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский Институт Электронного Машиностроения filed Critical Московский Институт Электронного Машиностроения
Priority to SU843816930A priority Critical patent/SU1234844A1/ru
Application granted granted Critical
Publication of SU1234844A1 publication Critical patent/SU1234844A1/ru

Links

Landscapes

  • Bus Control (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в многоканальных системах управлени  и обработки информации. Устройство содержит генератор такто вых импульсов, дешифратор адреса, дешифратор каналов, первый, второй элементы И, регистр сдвига, группу элементов И, шифратор, ко1 мутатор адреса канала, элемент ИЛИ, причем каждый канал содержит регистр пам ти числа, первый, второй блоки элементов И, триггер индикации эапроса, элемент ИЛИ и счетчик. Устройство обеспечивает высокую производительность обслуживани  каналов ввода микроЭВМ за счет измен емости величины приоритета обслуживани  канальных запросов. 3 ил. с (О (Л го со 4 00 0:;

Description

Изобретение относитс  к вычисли - тельной технике и может быть использовано в многоканальных системах управлени  и обработки информации.
Цель изобретени  - повьииение про- изводительности устройства.
На фиг, 1 изображена структурна  схема устройства; на фиг. 2 - схема алгоритма работы устройства; на фиг. 3 - временна  диаграмма работы устройства.
Устройство содержит генератор тактовых импульсов, дешифратор 2 адреса , дешифратор 3 каналов, первый элемент И 4 регистр 5 сдвига, группу элементов И 6, шифратор 7, коммутатор 8 адреса канала, элемент ШШ 9 второй элемент И 10, регистр 1 пам ти числа канала, первый блок элементов И 12 канала, триггер 3 индикации . запроса канала, элемент Ш1И 14 кана - ла, элемент И 15 канала, счетчик 16 канала, второй блок элементов И 17 канала, группу каналов 18, вход 19 записи ввода/вывода устройства, ресный вход 20 устройства, шииу 21 данньге, информационный вход 22 кана- ла устройства, вход 23 запроса прерывани  канала устройства, выход 24 готовности канала устройства, вход 25 начальной установки канала устройства , вход 26 чтени  ввода/вывода устройства, вход 27 разрешени  прерывани  устройства, выход 28 запроса прерывани  устройства, вход 29 чте- НИН кода прерывани  устройства.
Устройство работает следуюацин об- разом.
На этапе инициализации устройства сигнал начальной установки, поступающий на вход 25, сбрасывает тригге);-ы 13 индикации запроса и счетчики 16 всех каналов 18. На адресн ло инлгу 20 поступает адрес регистра 5 сдвига., Дешифратор 2 адреса по сигналу Запись ввода/вьтода, поступающему ка вход 19, выбирает регистр 5 сдвига сигналов, поступаюи т( с выхода дешифратора 2 адреса на вход записи регистра 5 сдвига.
Одновременно на шину 2 i данных поступает код адреса канала, с кото-- рого начинаетс  циклический опрос каналов. Код адреса записываетс  в выбранный регистр 5 сдвига по импульсу , поступающему с выхода дешифра- тора 2 адреса на вход записи регистра
34844г
5 сдвига. НЕ этом этап инициализации заканчиваетс .
После записи кода адреса канала в регистр 5 сдвига на его вход записи 5 поступает с выхода дешифратора 2 ад- реса потенциал логического нул , который включает в работу вход сдвига. Сдвиг записанной единицы происходит по импульсам генератора 1, поступаю- щим с второго выхода генератора 1 через открытую схему И 4 на вход сдви- га регистра 5 сдвига.
Сигн;1л запроса прерывани  от i-ro канала поступает на i-й вход 23 и
5
одновременно на управл ющий вход i-rc
регистра 1I пам ти числа с самой информацией , поступающей на L-Й инфор- мационный вход 22.
Одновременко с записью этой информадии в i-й регистр 11 запоминани  числа сигнал запроса прерывани  с входа 23 запоминаетс  в триггере 13 индикации запроса. Сигнал с пр мого выхода i-ro триггера 3 индикации
запроса запускает i-й счетчик 16, на счетный вход которого с первого выхода генератора 1 через открытую схему И 15 поступает последовательность счетньгх импульсов. Если наступает
переполнение,, т.е. во всех разр дах счетчика 16, кроме cTapEiero, - нули, то сигнал с выхода старшего разр да i-ro счетчика 16 закрывает схему И 15
и импульсы с второго выхода генерато- i , pa 1 не поступают на счетный вход
счетчика &. Одновременно сигнал с пр - мо-го выхода i-ro триггера 13 поступает на второй вход соответствующей схемы И блока 6. При совпадении i-ro раз-
р да регистра 5 сдвига с сигналом логической едгп-пщы, поступающим с пр мо- г о выхода i-ro триггера 13 индикации запроса; он, пройд  через схему ИЛИ 9, 11оступа€ Т с одной стороны на первьй
вход 3-i oporo элемента И 10, с выхода которого сигнал, если разрешены преры ваыи  (на входе 27 поло;«ительный по- гепциш) , поступает на выход 28 в виде сигнала запроса прерывани , а с
другой стороны - на 15кверсньш вход первой схемы И 4, блокиру  работу регистра 5 сдвига. На основе кода, по- ступающего с выхода первого блока элементов И 6, на шифратора 7
вырабатываетс  код команды перехода к  чейке пам ти мнкроЭВМ, с которой располагаетс  подпрограмма обслужи- i-ro канала. Этот од считьшаетс  в микроэвм по сигналу Чтение кода прерывани , поступающему на вход 29.
Подпрограмма обслуживани  i-ro канала запрещает прерывание и считыва ет информацию с i-ro счетчика 16, При этом в момент выполнени  коман-- ды Чтение ввода/вывода сигнал чтени  ввода/вьшода, поступающий с вход 26 на управл ющий вход дешифратора 3 каналов, включает его. Дешифратор 3 каналов на основе адреса счетчика 16 i-ro канала, поступающего на адресный вход 20 устройства, сигналом с i-ro выхода группы первых выходов (ВБР-1) открывает третий блок элементов И 17, и содержимое счетчика 16 поступает на шину 21 данных в микро- ЭВМ,
Анализиру  содержимое счетчика 16 подпрограмма обслуживани  i-ro канала настраивает устройство по определенному алгоритму, записыва  в регистр 5 сдвига код адреса другого канала аналогично этапу инициализа- ции устройства.
Далее подпрограмма обслуживани  i-ro канала считывает содержимое регистра 11 запоминани  числа. При это в момент выполнени  команды чтени  ввода/вывода сигнал с i-ro выхода группы вторых выходов дешифратора 3 каналов открывает блок элементов И 12 и содержимое регистра 11 поступает в микроэвм. Одновременно этот сигнал, пройд  через вторую схему ИЛИ 14, сбрасьшает i-й триггер 13 индикации запроса, который сигналом с пр мого выхода сбрасывает счетчик 16. Сигнал с инверсного выхода посту пает на выход 24 готовности, сигнализиру  о том, что i-й канал готов к приему информации.
Считав данные регистра 11 хранени числа и проанализировав их, подпро- грамма обслуживани  i-ro канала разрешает прерывание.
Как следует из рассмотрени  алгоритма работы устройства, код адреса канала, с которого начинаетс  цикли- ческий опрос источников информации, вырабатываетс  управл ющей программой на основе анализа учитываемого группой счетчиков 16 времени между моментом поступлени  запроса от ис- точника до момента наступлени  реакции микроэвм, т.е. времени от момента прихода сигналов на группу ин
5 О 5
0 5
О
5
о 5
формационных входов 22 до того момента , когда срабатывает команда чтени  содержимого счетчика 16.

Claims (1)

  1. Формула изобретени 
    Многоканальное устройство управлени  вводом информации в микроЭВМ, содержащее шифратор, элемент ИЛИ, причем каждый канал содержит регистр пам ти числа, счетчик, первый и второй блоки элементов И, отличающее с   тем, что, с целью повышени  производительности, в него вве дены генератор тактовых.импульсов, дешифратор адреса, дешифратор каналов. первый и второй элементы И, регистр сдвига, группа элементов И, коммутатор адреса канала, а в каждый канал введены триггер индикации запроса, элемент ИЛИ, элемент И, причем адресный вход устройства соединен с информационными входами дещифратора адреса и дешифратора каналов, вход записи устройства соединен с разрешающим входом дешифратора адреса, выход которого соединен с входом записи регистра сдвига, шина данных устройства соединена с информационным входом регистра сдвига, с выходом коммутатора адреса канала и с выходами первых и вторых блоков элементов И всех каналов , первый выход генератора тактовых импульсов соединен с первыми входами элементов И всех каналов, второй выход генератора тактовых Импульсов соединен с первым входом первого элемента И, выход которого соединен с входом сдвига регистра сдвига, информационные выходы которого соединены с первыми входами элементов И группы, выходы которых соединены с входами шифратора и входами элемента ИЛИ, выход шифратора соединен с информационным входом коммута- тора адреса канала, выход элемента ИЛИ соединен с вторым инверсным входом первого элемента И и с первым входом второго элемента И, второй вход и выход которого соединены соответственно с входом разрешени  прерьшани  и с выходом запроса прерывани  устройства, вход чтени  кода прерывани  которого соединен с управл ющим входом коммутатора адреса канала, информационный вход канала устройства соединен с информационным входом регистра пам ти числа канала , выход которого соединен с первым входом первого блока элементов И канала, вход запроса прерывани  ка нала устройства соединен с управл ю- щим входом регистра пам ти числа ка- Нала и с входом установки триггера индикации запроса канала, пр мой и инверсный выходы которого соединены соответственно с вторыми входа ш элементов И группы и с выходом готовно сти канала устройства, вход начальной установки канала устройства сое- динен с первым входом элемента ИЛИ канала, выход которого соединен с входом сброса триггера индикации за- проса канала, пр мой выход которого соединен с инверсным входом сброса
    счетчика канала, счетный и информационный выход которого соединены соответственно с выходом элемента И
    канала и с первым входом второго блока элемвнтов И канала, выход старшего разр да счетчика канала соединен с вторым инверсным входом элемента И канала, вход чтени  устройства соединен с управл ющим входом дешифратора каналов, выходы первой группы выборки каналов которого соединены с вторыми входами вторых блоков элементов И всех каналов5выходы второйгруппы выборки
    каналов дешифратора каналов соединены с вторыми входами первых блоков элементов И всех каналов и с вторымивхо- дами элементов ИЛИ всех каналов.
    L., ,,
    J л п WJ , {
    М..„.Н-,-И Г
    ruijTzzr y
    jj vn
    I J™-- U™-6-i ui
    «. |. - -™---., J V tTT gu r- mnimv-}n; TKi &vinvX j j
    -- 1..,™.-,.
    t,,,li J I i
    it}
    .,™-. ,„. I I
    12. f-.j-j.y -r-T
    1 I
    и„А4 Т
    л J i
    а
    tt в
    --
    гз
    Г-
    zzr y
    j
    vU
    0
    fi
    у
    ааа а
    Ю
    JiS
    11
    L..I
    PtfS.Z
    ги Jlfш Jшл.пл  гш лллл лJL
    7HZ -Л--АПП
    SxodJdr L
    Вь1мд элемента 2-I I,
    Влод cdBiAza элемента 5ИПЛДПЙПП ПППППП
    Вход1вымд У
    выкод элемента 5г
    п-й 6ы)(од элемента 5
    Составитель С. Бурухин Редактор Е. Копча Техред И.Попович Корректоре. Шекмар
    Заказ 2987/52 Тираж 671Подписное
    ВНИНПИ Государственного комитета СССР
    по делам изобретений и открытий 113035, Москва, Ж- 35, Раушска  наб., д., 4/5
    Производстнеино-полиграфическое пред 1ри тие, г, Ужгород, ул. Проектна , 4
    IAZ.3
SU843816930A 1984-11-27 1984-11-27 Многоканальное устройство управлени вводом информации в микроЭВМ SU1234844A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843816930A SU1234844A1 (ru) 1984-11-27 1984-11-27 Многоканальное устройство управлени вводом информации в микроЭВМ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843816930A SU1234844A1 (ru) 1984-11-27 1984-11-27 Многоканальное устройство управлени вводом информации в микроЭВМ

Publications (1)

Publication Number Publication Date
SU1234844A1 true SU1234844A1 (ru) 1986-05-30

Family

ID=21148415

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843816930A SU1234844A1 (ru) 1984-11-27 1984-11-27 Многоканальное устройство управлени вводом информации в микроЭВМ

Country Status (1)

Country Link
SU (1) SU1234844A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 610101, кл. G 06 F 3/04, 1976. Авторское свидетельство СССР № 970374, кл. G 06 F 3/04, 1981. *

Similar Documents

Publication Publication Date Title
SU1234844A1 (ru) Многоканальное устройство управлени вводом информации в микроЭВМ
SU1234827A1 (ru) Устройство дл упор дочени массива чисел
SU1536443A1 (ru) Устройство дл подмены информации в посто нной пам ти
SU1163358A1 (ru) Буферное запоминающее устройство
SU1357963A1 (ru) Устройство дл определени частот обращени к программам
SU1305691A2 (ru) Многоканальное устройство ввода информации
SU1026163A1 (ru) Устройство дл управлени записью и считыванием информации
SU1241255A1 (ru) Устройство дл выбора вариантов распределени мест между исполнител ми
SU1273911A1 (ru) Многоканальное устройство дл ввода аналоговых данных
SU1092514A1 (ru) Устройство дл коррекции программ
SU943731A1 (ru) Устройство дл анализа последовательных кодов
SU1481851A1 (ru) Устройство дл поиска свободных зон пам ти
SU1095242A1 (ru) Устройство поиска и контрол адреса страницы дл доменной пам ти
SU1483491A1 (ru) Устройство дл управлени пам тью
SU1764055A1 (ru) Устройство дл контрол информации
SU1273936A2 (ru) Многоканальное устройство ввода информации
SU1365084A1 (ru) Устройство приоритета
SU890442A1 (ru) Устройство дл контрол оперативных запоминающих блоков
SU1310804A2 (ru) Устройство дл сортировки информации
SU1288757A1 (ru) Буферное запоминающее устройство
SU1357968A1 (ru) Устройство сопр жени процессора с пам тью
SU1287155A1 (ru) Микропрограммное устройство управлени
SU1316050A1 (ru) Буферное запоминающее устройство
SU1173446A1 (ru) Запоминающее устройство
SU330433A1 (ru) Многоканальное устройство для управления шаговыми двигателями