SU1273911A1

SU1273911A1 - Многоканальное устройство дл ввода аналоговых данных

Info

Publication number: SU1273911A1
Application number: SU853844512A
Authority: SU
Inventors: Александр Владимирович Апыхтин; Виктор Александрович Трушин; Михаил Исаакович Фихман; Александр Анатольевич Юферев
Original assignee: Новосибирский электротехнический институт
Priority date: 1985-01-11
Filing date: 1985-01-11
Publication date: 1986-11-30

Abstract

Изобретение относитс к измерительной и вычислительной технике и может быть использовано при построении высокопроизводительных систем сбора и обработки аналоговых данных. Цель изобретени - расширение области применени устройства за счет введени двух дополнительных режимов ввода данных. Устройство содержит блок управлени , счетчик, v цифроаналоговый преобразователь, блок формировани приоритетного адреса (БФПА), блоки буферной пам ти, компараторы , триггеры первой и второй групп, мультиплексоры. Аналоговые данные поступают на первые входы компараторов , на вторые входы которых поступает линейно мен ющийс сигнал с выхода ЦАП, преобразующего цифровой код счетчика. При совпадении сигналов на входах компаратора формируетс сигнал разрешени записи кода счетчика в соответствующий блок буферной пам ти и выдаетс сигнал на ввод информации в ЭВМ. Выработку управл ющих сигналов и их распределение по каналам производ т блок управлени и БФПА. Устройство имеет три режима измерени и ввода данных: с первый - измерение и ввода данных в очередности срабатывани каналов; W второй - измерение и ввод данных массивом упор доченных в пор дке возрастани номеров каналов; третий - измерение и ввод данных по выбранному каналу. Применение блоков буферной пам ти позвол ет совместить процес1C | сы измерени и ввода данных во времени . Введение в устройство триггеров второй группы и мультиплексоров со со и изменение св зей позволило организовать работу в первом и третьем режимах . 2 ил.

Description

Изобретение относится к измерительной и вычислительной технике и может быть использовало при построении высокопроизводительных систем сбора и обработки аналоговых данных. j

Цель изобретения - расширение области применения устройства путем введения двух дополнительных режимов ввода данных.

На фиг.1 приведена структурная схема устройства; на фиг.2 - конструкция блока управления,

Схема содержит каналы 1 преобразования, блок 2 управления, счетчик 3, цифроаналоговый преобразователь 15 (ЦАП) 4, блок 5 формирования приоритетного адреса (БФПА), компараторы 6, триггеры первой 7 и второй 8 группы, мультиплексоры 9, блок 10 буферной памяти. На фиг.2 обозначены: ге- 20 нератор 11 импульсов, счетчик 12, дешифратор 13 временной диаграммы (ДВД), триггер 14 циклов преобразования,триггер 15 пуска, дешифратор 16 команд, триггер 17 режима, счетчик-регистр 18. 25

Устройство работает следующим образом.

Внешнее устройство (ЭВМ) формирует команды Пуск, поступающие на первый вход группы входов блока 2 уп- эд давления“Импульс считывания - на второй вход группы входов блока 2 управления, Сброс - на третий вход группы входов блока 2 управления. Код опер: ции - на четвертый вход ₃₅группы вхоцов блока 2 управления, Выбор устройства - на пятый вход группы входов блока 2 управления. Код адреса - на шестой вход группы входов блока 2 управления. Команда Код операции определяет один из трех возможных режимов работы системы, первый - измерение и ввод данных в ЭВМ в очередности срабатывания каналов, второй - Измерение и ввод данных в ЭВМ массивом упорядоченных в порядке возрастания номеров каналов, третий - измерение и ввод данных в ЭВМ по выбранному каналу.

Рассмотрим работу системы во всех режимах.

В исходном состоянии при включении питания или по команде Сброс триггер 14 циклов преобразования, триггер 15 пуска, триггер 17 режима блока 2 управления, триггер 7 и 8 канала 1 установлены в исходное (Нулевое) состояние. Состояние триггера 14 циклов преобразования определяет цикл записи (в исходном состоянии на третьем выходе блока 2 управления уровень 1, а на четвертом - 0). Уровень выходного сигнала триггера 15 пуска блокирует работу счетчика 12 и ДВД 13. Генератор 11 импульсов вырабатывает импульсы с частотой ,

В первом режиме по соответствующей команде Код операции и по командам Выбор устройства и Импульс считывания триггер 17 режима блока 2 управления устанавливается в единичное состояние, что определяет работу в данном режиме ДВД 13 блока 2 управления и БФПА 5. По команде Пуск и Импульс считывания триггер 15 пуска устанавливается в единичное состояние и на входы счетчика 12 и ДВД

13. поступает сигнал разрешения. Счетчик 12 управляет работой ДВД 13, на выходе которого формируется последовательность сдвинутых по времени импульсов, определяющих процесс уравновешивания. На пятом выходе блока 2 управления устанавливается уровень Г, а на шестом - 0. Высокий уровень на пятом уровне блока 2 управления определяет адрес считывания блока 10 буферной памяти на первом цикле преобразования. Мультиплексор 9 подключает выход первого триггера 7 к соответствующему входу второй группы входов БФПА 5. С первого выхода ДВД 13, являющегося первым выходом блока 2 управления, поступают импульсы +1 СТ ЦАП с частотой f = = f_f/8 на счетный вход счетчика 3, на выходе которого изменяется код уравновешивающего напряжения. На выходе ЦАП 4 формируется ступенчато-изменяющееся напряжение. В момент совпадения уровня образцового напряжения и напряжения на одном или нескольких входах устройства на выходе соответствующего этому входу (входам) компаратора 6 формируется сигнал разрешения записи в блок 10, по которому происходит запись кода счптчика 3 в соответствующий (соответствующие) блок 10. С второго выхода ДВД 13 (второй выход блока 2 управления) поступают импульсы СИТ, сдвинутые относительно импульсов +1 СТ ЦАП на . время, равное сумме задержек на счетчике 3, ЦАП 4, компараторе 6. При срабатывании компараторов 6 по сигналу СИТ соответствующий триггер устанавливается в единичное состояние, что является запросом на обслуживание соответствующего канала.Выходные сигналы с выходов триггеров 7 поступают через мультиплексор 9 на со- ; ответствующие входы второй группы входов БФПА 5. При наличии одного или .нескольких сработавших триггеров Ί на выходе БФПА 5 выставляется логический уровень сигнала, который 10 поступает на пятый вход ДВД 13 (второй вход блока 2 управления). На пятом выходе ДВД 13 (девятом выходе блока 2 управления) формируется Синхроимпульс, по которому на первой 15 группе выходов БФПА 5 формируется унитарный двоичный код номера сработавшего канала 1 (если произошло срабатывание в двух и более каналах 1, то выставляется код наиболее приори- 20 тетного канала), а на второй группе выходов - позиционный двоичный код данного канала 1. Сформированный сигнал на соответствующем выходе второй группы выходов БФПА 5 посту- 25 пает на вход разрешения считывания (V_DI.) соответствующего блока 10, на выходе которого выставляются данные, а также на первый К-вход соответствующего триггера 7, который по сиг- _Зд налу СИТ устанавливается в нулевое состояние и снимает запрос. Данные, выставленные на выходе блока 10, и номер канала на выходах первой группы БФПА 5 при сформированном известительном сигнале СИП считываются в ЭВМ.

Таким образом, осуществляется преобразование всех входных напряжений, запись в блоки 10'буферной памяти и ввод данных и номеров каналов в порядке срабатывания, а при одновременном срабатывании нескольких каналов по их приоритету.

По окончании цикла преобразования на выходе переполнения счетчика 3 ' формируется сигнал Конец преобразования, который поступает на четвертый вход ДВД 13 и С-вход триггера 14 циклов преобразования (первый вход блока 2 управления). Во временной последовательности импульсов образуется пауза, необходимая для обратного хода уравновешивающего напряжения, триггер 14 циклов преобразования устанавливается в единичное состояние, на третьем выходе блока 2 управления устанавливается уровень 0, а на чет вертом - 1. По окончании паузы на выходе ДВД 13 формируется последовательность импульсов, аналогичная последовательности в первом цикле,оп- ределяющих процесс уравновешивания. На пятом выходе блока 2 управления устанавливается уровень 0, а на шестом - 1. Уровень 0 на пятом выходе блока 2 управления определяет адрес считывания блоков 10 на втором цикле. Мультиплексор 9 подключает выход второго триггера 8 к соответствующему входу второй группы выходов БФПА 5.

' Запись кода входного напряжения производится в соответствующий блок 10 по адресу второго цикла, а факт срабатывания компаратора 6, установка запроса и обслуживание канала происходят с использованием соответствующего триггера 8.

Таким образом, данный режим обеспечивает ввод данных в ЭВМ без остановок уравновешивающего напряжения массивом упорядоченных в порядке возрастания значений входных напряжений,

Во втором режиме по соответствующей команде Код операции и по команде Выбор устройства и Импульс считывания триггер 17 режима блока 2 управления устанавливается в нулевое состояние, что определяет работу в данном режиме ДВД 13 блока 2 управления и БФПА 5, Одновременно выставляется команда Пуск, по которой триггер 15 пуска устанавливается в единичное состояние и на выходы счетчика 12 и ДВД 13 поступает сигнал разрешение. Счетчик 12 управляет работой ДВД 13, на выходе которого формируется последовательность сдвинутых по времени импульсов, определяющих процесс уравновешивания. За время цикла преобразования происходит срабатывание всех компараторов и запись кода входных напряжений в соответствующие блоки. 10.По окончании цикла преобразования на выходе счетчика 3 формируется сигнал Конец преобразования, который поступает на первый вход блока 2 управления. Во временной последовательности импульсов образуется пауза, необходимая для обратного хода уравновешивающего напряжения, триггер 14 циклов преобразования устанавливается в единичное состояние (таким образом, устройство подготовлено для второго цикла преобразования:на третьем выходе блока 2 управления устанавливается уровень 1, а на четвертом О), на пятом выходе блока управления устанавливается уровень 1, который определяет адрес считывания блока 10, а на шестом - уровень 0. Таким образом, устройство подготовлено для считывания результатов первого цикла преобразования. По окончании паузы на выход ДВД 13 формируется временная последовательность импульсов, аналогичная последовательности в первом цикле, определяющих процесс урановешивания. Запись кода входных напряжений производится в соответствующие блоки 10 по адресу второго цикла, Одновременно с преобразованием второго цикла осуществляется ввод результатов первого цикла в ЭВМ. По соответствующей данному режиму команде Код операции и команде Выбор устройства на втором выходе дешифратора 16 команд формируется сигнал, по которому выходной код счетчика-регистра 18 увеличивается на единицу, а на пятом выход ДВД 13, являющемся девятым выходом блока 2 управления, формируется Синхроимпульс. Код адреса канала поступает на первую группу 30 входов БФПА 5 и по сигналу Синхроимпульс на второй группе выходов формируется позиционный двоичный код номера канала. Сформированный сигнал на соответсвующем выходе второй труп-35 пы выходов БФГГА 5 поступает на вход . разрешения считывания (V_RD) соответствующего блока 10, на выходе которого выставляются данные, которые при сформированном известительном сигнале СИП считываются в ЭВМ.

Таким образом, осуществляется ввод массива данных, упорядоченных в порядке возрастания номеров каналов, в ЭВМ,

По окончании второго цикла преобразования происходит установка первого цикла, а ввод результатов второго цикла в ЭВМ осуществляется за время первого цикла преобразования. Ввод данных осуществляется без остановок уравновешивающего напряжения.

В третьем режиме процесс уравновешивания, запись кода напряжений в блоки 10, переключение триггера 14 циклов преобразования и циклов чтения происходят аналогично второму режиму. Ввод данных в ЭВМ осуществляется по команде Код операции, соответствующей третьему режиму, и команде Выбор устройства. Сигнал, сформированный на третьем выходе де5 шифратора 16 команд,, поступает на вход разрешения счетчика-регистра 18, в который записывается код выбранного канала, выставленный ЭВМ на шестом входе группы входов блока 10 2 управления, и на девятый вход ДВД 13. С выхода счетчика-регистра 18 код номера канала поступает на первую группу входов БФПА 5 и по сигналу Синхроимпульс на второй группе 15 выходов формируется позиционный двоичный код выбранного канала. На выходе соответствующего блока 10 выставляются данные, которые считываются в ЭВМ при софрмированном из20 вестительном сигнале СИП.

Таким образом, в третьем режиме происходит ввод данных в ЭВМ по. выбранному адресу. Данный режим так же, как и предыдущий, позволяет 25 совместить по времени ввод результатов преобразования в ЭВМ и следующий цикл преобразования.

Таким образом, устройство имеет достаточно широкие функциональные возможности за счет обеспечения возможности ввода в ЭВМ результатов преобразования массивов, упорядоченным в порядке возрастания их значений, или массивов, упорядоченным в порядке возрастания номеров каналов, или по выбранному каналу. Возможность ввода данных в ЭВМ тем или иным способом позволяет упростить и ускорить обработку результатов для различных задач.

Блоки устройства могут быть реализованы на серийно выпускаемых интегральных микросхемах (ИМС), например серий К521, К155, К531. При исполь-. зовании микросхем этих серий компаратор 6 представляет собой микросхему К521СА4А, триггеры 7 и 8 - К155ТВ1, мультиплексор 9 - К531КП11, двухпортовое ЗУ (блок буферной памяти) 10 К155РП1.

Блок 2 управления может быть реализован на серийно выпускаемых ИМС, например, серий К155 и К556. При использовании микросхем этих серий генератор импульсов может_быть выполт нен на микросхеме К155ЛАЗ, соединенный с времязадающими резисторами и конденсаторами по схеме мультивибра1273911 тора; счетчик 12 может быть выполнен на микросхеме К155ИЕ7, триггеры 14, | и 17 - на микросхемах К155ТМ2; ДВД 13 - на микросхеме К556ТР5; де.шифратор команд 16 - на микросхеме К155РЕЗ, .счетчик-регистр 18 - на микросхеме К155ИЕ7.

Счетчик 3 может быть выполнен,например, на серийно выпускаемых ИМС К155ИЕ7.

ЦАП 4 представляет собой, например, последовательно соединенные микросхемы токового ЦАП - К594ПА1 и операционного усилителя К574УД1А.

БФПА 5 представляет собой приоритетный шифратор и регистр кода адреса, выходы которых соединены по монтажному ИЛИ подключенные к дешифратору, и соединенную параллельно с входами шифратора N-входовую схему ИЛИ. Приоритетный шифратор, регистр, дешифратор, N-входовая схема ИЛИ могут быть выполнены соответственно на ИМС 155ИВ1, 155ИР15, К155ИДЗ,К155ЛЛ1.

Claims

Изобретение относитс к измерительной и вычислительной технике и может быть использовацо при пестроении высокопроизводительных систем сбора и обработки аналоговых данных. Цель изобретени - расширение области применени устройства путем введени двух дополнительных режимов ввода данных. На фиг,1 приведена структурна схема устройства; на фиг,2 - конструкци блока управлени . Схема содержит каналы 1 преобразовани , блок 2 управлени ,счетчик 3, цифроаналоговый преобразователь (ЦАП) 4, блок 5 формировани приоритетного адреса (БФПА), компараторы 6, триггеры первой 7 и второй 8 груп пы, мультиплексоры 9, блок 10 буферной пам ти. На фиг.2 обозначены: генератор 11 импульсов, счетчик 12, де шифратор 13 временной диаграммы (ДВД триггер 14 циклов преобразовани ,три гер 15 пуска, дешифратор 16 команд, триггер 17 режима, счетчик-регистр 18 Устройство работает следующим образом . Внешнее устройство (ЭВМ) формирует команды Пуск, поступающие на первый вход группы входов блока 2 уп равлени Импульс считывани - на второй вход группы входов блока 2 уп равлени , Сброс - на третий вход группы входов блока 2 управлени . Код опер;ции - на четвертый вход группы вхо,;ов блока 2 управлени , Выбор устройства - на п тый вход группы входов блока 2 управлени . Код адреса - на шестой вход группы входов блока 2 управлени . Команда Код операции определ ет один из трех возможных режимов работы системы , первый - измерение и ввод данных в ЭВМ в очередности срабатывани каналов, второй - Измерение и ввод данных в ЭВМ массивом упор доченных в пор дке возрастани номеров канало третий - измерение и ввод данных в ЭВМ по выбранному каналу. Рассмотрим работу системы во всех режимах. В исходном состо нии при включени питани или по команде Сброс триггер 14 циклов преобразовани , тригге 15 пуска, триггер 17 режима блока 2 управлени , триггер 7 и 8 канала 1 у тановлены в исходное (Нулевое) сост ние. Состо ние триггера 14 циклов преобразовани определ ет цикл записи (в исходном состо нии на третьем выходе блока 2 управлени уровен: 1, а на четвертом - О). Уровень выходного сигнала триггера 15 пуска блокирует работу счетчика 12 и ДВД 13. Генератор 11 импульсов вырабатывает импульсы с частотой f,. В первом режиме по соответствующей команде Код и по командам Выбор устройства и Импульс считывани триггер 17 режима блока 2 управлени устанавливаетс в единичное состо ние, что определ ет работу в данном режиме ДБД 13 блока 2 управлени и БФПА 5. По команде Пуск и Импульс считывани триггер 15 пуска устанавливаетс в единичное состо ние и на входы счетчика 12 и ДВД 13.поступает сигнал разрешени . Счетчик 12 управл ет работой ДВД 13, на выходе которого формируетс последовательность сдвинутых по времени импульсов, определ ющих процесс уравновешивани . На п том выходе блока 2 управлени устанавливаетс уровень 1, а на шестом - О. Высокий уровень на п том уровне блока 2 управлени определ ет адрес считывани блока 10 буферной пам ти на первом цикле преобразовани . Мультиплексор 9 подключает выход первого триггера 7 к соответствующему входу второй группы входов БФПА 5. С первого выхода ДВД 13, вл ющегос первым выходом блока 2 управлени , поступают импульсы +1 СТ ЦАП с частотой f fJ./8 на счетный вход счетчика 3, на выходе которого измен етс код уравновешивающего напр жени . На выходе ЦАП 4 формируетс ступенчато-измен ющеес напр жение. В момент совпадени уровн образцового напр жени и напр жени на одном или нескольких входах устройства на выходе соответствующего этому входу (входам) компаратора 6 формируетс сигнал разрешени записи в блок 10, по которому происходит запись кода счптчика 3 в соответствующий (соответствующие) блок 10, С второго выхода ДВД 13 (второй выход блока 2 управлени ) поступают импульсы СИТ, сдвинутые относительно импульсов +1 СТ ЦАП на . врем , равное сумме задержек на счетчике 3, ЦАП 4, компараторе 6. При срабатывании компараторов 6 по сигналу сит соответствующий триггер 7 устанавливаетс в единичное состо ние , что вл етс запросом на обслу живание соответствующего канала.Выход ные сигналы с ВЫХОДОВ триггеров 7 по ступают через мультиплексор 9 на соответствующие входы второй группы входов БФПА 5. При наличии одного или .нескольких сработавших триггеров 7 на выходе БФПА 5 выставл етс логический уровень сигнала, который поступает на п тый вход ДВД 13 (второй вход блока 2 управлени ). На п том выходе ДВД 13 (дев том выходе блока 2 управлени ) формируетс Син хроимпульс, по которому на первой группе выходов БФПА 5 формируетс унитарный двоичный код номера сработавшего канала 1 (если произошло сра батывание в двух и более каналах 1, то выставл етс код наиболее приоритетного канала), а на второй группе выходов - позиционный двоичньш код данного канала 1. Сформированный сигнал на соответствующем выходе второй группы выходов БФПА 5 поступает на вход разрешени считывани ( V--) соответствующего блока 10, на KD выходе которого выставл ютс данные, а также на первый К-вход соответствующего триггера 7, который по сигналу сит устанавливаетс в нулевое состо ние и снимает запрос. Данные, выставленные на выходе блока 10, и номер канала на выходах первой группы БФПА 5 при сформированном известительном сигнале СИП считываютс Р ЭВМ. Таким образом, осуществл етс пре образование всех входных напр жений, запись в блоки 10буферной пам ти и ввод данных и номеров каналов в по р дке срабатывани , а при одновременном сра батывании нескольких каналов по их приоритету. По окончании цикла преобразовани на выходе переполнени счетчика 3 формируетс сигнал Конец преобразовани , которьш поступает на четвертый вход ДВД 13 и С-вход триггера 14 циклов преобразовани (первый вход блока 2 управлени ). Во временной последовательности импульсов образуетс пауза, необходима дл обратного хода уравновешивающего напр жени триггер 14 циклов преобразовани устанавливаетс в единичное состо ние, на третьем выходе блока 2 управлени устанавливаетс уровень О, а на чет вертом - 1. По окончании паузы на выходе ДВД 13 формируетс последовательность импульсов, аналогична последовательности в первом цикле,определ ющих процесс уравновешивани . На п том выходе блока 2 управлени устанавливаетс уровень О, а на шестом - 1. Уровень О на п том выходе блока 2 управлени определ ет адрес считывани блоков 10 на втором цикле. Мультиплексор 9 подключает выход второго триггера 8 к соответствующему входу второй группы выходов БФПА 5. Запись кода входного напр жени произвсЗдитс в соответствующий блок 10 по адресу второго цикла, а факт срабатывани компаратора 6, установка запроса и обслуживание канала происход т с использованием соответствующего триггера 8. Таким образом, данный режим обеспечивает ввод данных в ЭВМ без остановок уравновешивающего напр жени массивом упор доченных в пор дке возрастани значений входных нartp жeний, Во втором режиме по соответствующей команде Код операции и по команде Выбор устройства и Импульс считывани триггер 17 режима блока 2 управлени устанавливаетс в нулевое состо ние, что определ ет работу в данном режиме ДВД 13 блока 2 управлени и БФПА 5, Одновременно выставл етс команда Пуск, по которой триггер 15 пуска устанавливаетс в единичное состо ние и на выходы счетчика 12 и ДВД 13 поступает сигнал разрешение. Счетчик 12 управл ет работой ДВД 13, на выходе которого формируетс последовательность сдвинутых по времени импульсов , определ ющих процесс уравновешивани . За врем цикла преобразовани происходит срабатывание всех компараторов и запись кода входных напр жений в соответствующие блоки. 10.По окончании цикла преобразовани на выходе счетчика 3 формируетс сигнал Конец преобразовани , который поступает на первый вход блока 2 управлени . Во временной последовательности импульсов образуетс пауза, необходима дл обратного хода уравновешивающего напр жени , триггер 14 циклов преобразовани устанавливаетс в единичное состо ние (таким образом, устройство подготовлено дл второго цикла преобразовани :на третьем выходе блока 2 управлени устанавливаетс уровень 1, а «а четвертом ), на п том выходе блока управлени устанавливаетс уровень 1, который определ ет адрес считывани блока 10, а на шестом - уровень О. Таким образом, устройство подготовлено дл считывани результатов первого цикла преобразовани . По окончании 10 паузы на выход ДВД 13 формируетс временна последовательность импульсов , аналогична последовательности в первом цикле, определ юш;их процесс урановешивани . Запись кода входных напр жений производитс в соответствующие блоки 10 по адресу второго цикла . Одновременно с преобразованием второго цикла осуществл етс ввод ре зультатов первого цикла в ЭВМ. По со ответствующей данному режиму команде Код операции и команде Выбор устройства на втором выходе дешифратора 16 команд формируетс сигнал, по которому выходной код счетчика-регистра 18 увеличиваетс на единицу, а на п том выход ДВД 13, вл ющемс де в тым выходом блока 2 управлени , фо мируетс Синхроимпульс. Код адреса канала поступает на первую группу входов БФПА 5 и по сигналу Синхроимпульс на второй группе выходов фор мируетс позиционный двоичный код номера канала. Сформированный сигнал на соответсвующем выходе второй груп пы выходов БФПА 5 поступает на вход разрешени считывани (V ) соответствующего блока 10, на выходе которо го выставл ютс данные, которые при сформированном известительном сигнале сип считываютс в ЭВМ. Таким образом, осуществл етс ввод массива данных, упор доченных в пор дке возрастани номеров каналов , в ЭВМ. По окончании второго цикла преобразовани происходит установка первого цикла, а ввод результатов второ го цикла в ЭВМ осуществл етс за врем первого цикла преобразовани . Ввод данных осуществл етс без остановок уравновешивакщего напр жени . В третьем режиме процесс уравновешивани , запись кода напр жений н блоки 10, переключение триггера 14 циклов преобразовани и циклов чтени происход т аналогично второму режиму. Ввод данных в ЭВМ осущест1273 5 15 11б вл етс по команде Код операции, соответствующей третьему режиму, и команде Выбор устройства. Сигнал, сформированньй на третьем выходе дешифратора 16 команд,, поступает на вход разрешени счетчика-регистра 18, в который записываетс код выбранного канала, выставленный ЭВМ на шестом входе группы входов блока 2 управлени , и на дев тый вход ДВД 13. С выхода счетчика-регистра 18 код номера кайала поступает на первую группу входов БФПА 5 и по сигналу Синхроимпульс на второй группе выходов формируетс позиционный двоичный код выбранного канала. На выходе соответствующего блока 10 выставл ютс данные, которые считываютс в ЭВМ при софрмированном известительном сигнале СИП, Таким образом, в третьем режиме происходит ввод данных в ЭВМ по выбранному адресу. Данный режим так :, как и предыдущий, позвол ет же, совместить по времени ввод результатов преобразова ш в ЭВМ и следующий цикл преобразовани , Таким образом, устройство имеет достаточно широкие функциональные возможности за счет обеспечени возможности ввода в ЭВМ результатов преобразовани массивов, упор доченным в пор дке возрастани их значений, или массивов, упор доченным в пор д возрастани номеров каналов, или по выбранному каналу. Возможность ввода данных в ЭВМ тем или иным способом позвол ет упростить и ускорить обработку результатов дл различных задач. Блоки устройства могут быть реализованы на серийно выпускаемых интегральных микросхемах (ИМС), например серий К521, К155, К531, При исполь-. зовании микросхем этих серий компаратор 6 представл ет собой микросхему К521СА4А, триггеры 7 и 8 - К155ТВ1, мультиплексор 9 - К531КП11, двухпортовое ЗУ (блок буферной пам ти) 10 К155РП1 . Блок 2 управлени может быть реализован на серийно выпускаемых ИМС, например, серий К155 и К556. При использовании микросхем этих серий генератор импульсов может быть вьтол-г ней на микросхеме К155ЛАЗ, соедйненный с врем задающими резисторами и конденсаторами по схеме мультивибра7 тора; счетчик 12 может быть вьтолнен иа микросхеме К155ИЕ7, триггеры 14, 15 и 17 - на микросхемах К155ТМ2; ДВД 13 - на микросхеме К556ТР5; де .шифратор команд 16 - на микросхеме К155РЕЗ, .счетчик-регистр 18 - на микросхеме К155ИЕ7. Счетчик 3 может быть выполнен,например , на серийно выпускаемых ИМС К155ИЕ7. ЦАП- 4 представл ет собой, например , последовательно соединенные микросхемы токового ЦАП - К594ПА1 и операционного усилител К574УД1А, БФПА 5 представл ет собой приоритетньй шифратор и регистр кода адреса , выходы KOTopbix соединены по монтажному ИЛИ,подключенные к дешифратору , и соединенную параллельно с входами шифратора N-входовую схему ИЛИ. Приоритетный шифратор, регистр, дешифратор, N-входова схема ИЛИ могут быть выполнены соответственно на ИМС 155ИВ1, 155ИР15, К155ИДЗ,К155ЛЛ1 Формула изобретени Многоканальное устройство дл вво да аналоговых, данных, содержащее блок управлени , счетчик, цифроаналоговый преобразователь, блок формировани приоритетного адреса, блоки буферной пам ти, компараторы, триггеры первой группы,, входы группы блока управлени вл ютс управл ющими входами устройства, первьй выход блока управлени соединен с входом счетчика,информационные выходы которого соединены с информационными входами блоков буферной пам ти и входами цифроаналогового преобразовател , выход которого соединен с вторыми входами компараторов , первые входы которых вл ютс информационными входами устройства , выход каждого компаратора соеди нен с первым 1-входом соответствую;щегс триггера первой группы, выход переполнени счетчика соединен с первым входом блока управлени ,к второму входу которого подключен выход бло ка формировани приоритетного адреса, каждьй из выходов второй группы которого соединен с входом разрешени чтени соответствующего блока буфер118 ной пам ти, соответствующие выходы блока буферной пам ти объединены и вл ютс информационными выходами устройства, третий и п тьм выходы блока управлени соединены соответственно с входами адресов записи и чтени блоков буферной пам ти, отличающеес тем, что, с целью расширени области применени путем введени двух дополнительных режимов ввода информации, устройство содержит триггеры второй группы и мультиплексоры, выход каждого мультиплексора соединен с соответствующим входом второй группы блока формировани приоритетного адреса, выходы первой группы которого вл ютс адресными выходами устройства, второй выход блока управлени соединен с С-входами триггеров первой и второй групп, четвертьм и шестой выходы блока управлени соединены соответственно с вторыми 1-входами и вторыми К-входами триггеров второй группы, седьмой выход блока управлени соединен с R-входами Т15иггеров первой и второй групп, восьмой и дев тый выходы блока управлени соединены соответственно с первым и вторым входами блока формировани приоритетного адреса, дев тый вьгход блока управлени вл етс управл ющим выходом устройства, выходы группы блока управлени соединены с входами первой группы блока формировани приоритетного адреса, вторые 1-входы триггеров первой группы объединены с входами адресов записи блоков буферной пам ти, вторые К-входы триггеров первой группы объединены с адресными входами мультиплексоров и входами адресов чтени блоков буферной пам ти, первые К-входы соответствующих триггеров первой и второй групп объединены между собой и с входами разрешени чтени соответствующих блоков буферной пам ти, вход разрешени записи которого объединен с первыми 1-входами соответствующих триггеров первой и второй групп,выходы которых соединены соответственно с первым и вторым информационными входами соответствуюпщх мультиплексоров .