SU1136166A2 - Устройство дл контрол цифровых систем - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ СИСТЕМ по авт. св. № 894712, отличающеес  тем, что, с целью расширени  функциональных возможностей устройства путем обеспечени  возможности контрол  формировани  числовой информации, в него введены регистр информации и коммутатор информации, содержащий п групп элементов И (п - количество объектов контрол ), группу элементов ИЛИ и группу элементов НЕ, причем первые входы элементов И каждой группы коммутатора информации  вл ютс  второй группой информационных входов устройства , выходы i-x элементов И каждой груп пы коммутатора информации соединены с входами i-ro элемента ИЛИ группы коммутатора информации (), где количество элементов в группе , выходы которых соединены с единичными входами соответствующих разр дов регистра информации и с входами соответствующих элементов НЕ группы, выходы которых соединены с, нулевыми входами соответствующих разр дов регистра информации, выход которого  вл етс  информационным выходом устройства , вторые входы каждой группь элементов И коммутатора информации объединены и соединены с первым выходом блока вызова (Л операции, выход шифратора соединен с третьими входами всех элементов И всех групп коммутатора информации.

Description

со о:)

а о

Изобретение относитс  к вычислительной технике и может найти применение дл  контрол  цифровых систем различного назначени .

По основному авт. св. № 894712 известно устройство дл  контрол  цифровых систем , которое содерж)т регистр сдвига блока вызова операции, первый выход которого соединен с входом блока пам ти, шифратор, блок селекции, первый управл ющий вход которого соединен с первым выходом блока вызова операции, второй вход которого соединен с вторым управл ющим входом блока селекции, третий управл ющий вход которого соединен с третьим выходом блока вызова операции, четвертый выход которого соединен с информационным входом регистра сдвига, установочный вход которого соединен с первым входом блока вызова операции и  вл етс  входом признака кода операции устройства, кодовый вход которого соединен с вторым входом блока вызова oneрации , третий вход которого  вл етс  тактовым входом устройства, группа информационных входов которого соединена с первой группой информационных входов блока селекции, втора  группа информационных входов которого соединена с выходом блока пам ти, выход регистра сдвига соединен с четвертым управл ющим входом блока селекции , группа выходов которого соединена с входами щифратора, выход которого  вл етс  выходом устройства.

Кроме того, блок вызова операции устройства содержит дешифратор, элемент ИЛИ, регистр, линию задержки, элемент И первый вход которого  вл етс  первым входом блока, второй вход которого соединен с входом регистра, выходы которого соединены с входами дешифратора, выход которого  вл етс  первым выходом блока, второй вход которого соединен с первым выходом линии задержки, второй вход которой  вл етс  третьим выходом блока, четвертый выход которого соединен с выходом элемента И, второй вход которого соединен с выходом элемента ИЛИ, вход которого соединен с входом линии задержки и  вл етс 

третьим входом блока.

Кроме того, блок селекции устройства содержит три группы элементов И, группу элементов ИЛИ, входной регистр, выходной регистр, управл ющие входы элементов И первой группы  вл ютс  первым управл ющим входом блока, второй управл ющий вход которого соединен с управл ющими входами элементов И второй группы, первые информационные входы которых соединены соответственно с выходами выходного регистра, информационные входы которого соединены с выходами элементов И третьей группы, первые информационные входы которых соединены соответственно с вторыми информационными входами элементов И второй группы и с соответствующими выходами входного регистра, управл ющий вход которого соединен с управл ющим входом выходного регистра и  вл етс  третьим управл ющим входом блока, четвертый управл ющий вход которого соединен с управл ющими входами элементов И третьей группы, вторые информационные входы которых соединены соответственно с вь1ходами элементов ИЛИ, входы которых соединены соответственно с выходами элементов И первой группы, входы которых  вл ютс  первой группой информационных входов блока , вторые информационные входь которого соединены с информационными входами входного регистра, выходы элементов И второй группы  вл ютс  группой выходов блока

Целью изобретени   вл етс  расширение функциональных возможностей устройства путем обеспечени  возможности контрол  формировани  числовой информации.

Поставленна  цель достигаетс  тем, что в устройство дл  контрол  цифровых систем введены регистр информации и коммутатор информации, в состав которого вход т п групп элементов И (п - количество объектов контрол ), группа элементов ИЛИ и группа элементов НЕ, причем первые входы элементов И каждой группы коммутатора информации  вл ютс  второй группой информационных входов устройства, выходы i-x элементов И каждой группы коммутатора информации соединены с входами i-ro элемента ИЛИ группы коммутатора информации (1 i m), где ш - количество элементов в группе, выходы которых соединены с единичными входами соответствующих разр дов регистра информации и с входами соответствующих элементов НЕ группы, выходы которых соединены с нулевыми входами соответствующих разр дов регистра информации , выход которого  вл етс  информационным выходом устройства, вторые входы каждой группы элементов И коммутатора информации объединены и соединены с первым выходом блока вызова операции, выход шифратора соединен с третьими входами всех элементов И всех групп коммутатора информации.

На фиг. 1 приведена функциональна  схема устройства дл  контрол  цифровых систем; на фит. 2 - функциональна  схема коммутатора информации.

Устройство дл  контрол  цифровых систем содержит регистр 1 сдвига, блок 2 вызова операции, блок 3 пам ти, блок 4 селекции, шифратор 5, коммутатор-6 информации и регистр 7 информации. При этом регистр 7  вл етс  парафазным. Блок 2 вызова операции содержит регистр 8, дешифратор 9, элемент И 10, элемент ИЛИ 11, линию 12 задержки. Первый вход элемента И 10  вл етс  первым входом блока.

второй вход которого соединен с входом регистра 8, выходы которого соединены с входом дешифратора 9, выход которого  вл етс  первым выходом блока, второй выход Kofoporo соединен с первым выходом линии

12задержки, второй выход которой  вл етс  третьим выходом блока, четвертый выход которого соединен с выходом элемента И 10, второй вход которого соединен с выходом элемента ИЛИ 11, вход которого соединен с входом линии 12 задержки и  вл етс  третьим входом блока. Блок 4 селекции содержит входной и выходной регистры

13и 14, группу элементов И 15-17, группу элементов ИЛИ 18-20, группу элементов И 21-23 и 24-26, управл ющие входы элементов И 15-17 первой группы  вл ютс  первым управл ющим входом б.тока, второй управл ющий вход которого соединен с управл ющими входами элементов И 24-26 третьей группы, первые информационные входы которых соединены соответственно с выходами выходного регистра 14, информационные входы которого соединены соответственно с выходами элементов И 21-23 второй группы, первые информационные входы которых соединены соответственно с вторыми информационными входами элементов И третьей группы и соответствующими выходами входного регистра 13, управл ющий вход которого соединен с упррвл ющим входом выходного регистра 14 и  вл етс  третьим управл ющим входом блока , четвертый управл ющий вход которого соединен с входным регистром, соединенным с управл ющими входами элементов И второй группы, вторые информационные входы которых соединены соответственно с выходами элементов ИЛИ 18-20, входы которых соединены соответственно с выходами элементов И 15-17 первой группы, входы которых  вл ютс  первой группой информационных входов блока, вторые информационные входы которого соединены с входами элементов И 24-26 третьей группы, выходы 27 которых  вл ютс  выходами блока, а входы элементов И 21 - 23 подключены к п тым информационным входам блока.

Коммутатор 6 информации (фиг. 2) содержит группы элементов И 28-30, группу элементов ИЛИ 31 и группу элементов НЕ 32.

Устройство работает следующим образом .

На второй вход блока 2 вызова операции поступает из цифровой системы по кодовой магистрали код операции, выполн емой в системе в данный момент, а на коммутатор 6 информации - соответствующа  числова  информаци  с объектов контрол . Код операции поступает на регистр 8 блока 2 вызова операции и после дещифрации (на дещифраторе 9) на первом выходе блока 2 по вл етс  сигнал, поступающий на соответствующую группу элементов И 15-17 через

первый вход блока 4 селекции. Этот же сигнал поступает на коммутатор 6 информации. Поскольку каждому коду операции соответствует сво  щина дешифратора 9, обеспечиваетс  выбор одной из групп элементов И. Объекты контрол , вырабатывающие сигналы и числовую информацию (например, блоки приборов системы или объекты управлени ), подключаютс  к информационным входам элементов И через шестой,

седьмой и п-и входы блока 4 селекции. Однако сигналы от объектов контрол  пройдут через элементы И лищь при наличии сигнала разрешени  на соответствующих шинах дешифратора 9 блока 2, поступающего с

5 первого входа блока 4. Таким образом по коду операции осуществл етс  выбор одного из объектов контрол . Этот же сигнал с первого выхода блока 2 вызова операции поступает, на вход коммутатора 6 и  вл етс  разрешающим дл  записи поступающей

0 от объектов контрол  числовой информации в регистр 7 информации. Другим сигналом, разрешающим запись числовой информации в регистр 7 информации,  вл етс  сигнал, поступающий с выхода шифратора 5. При

5 наличии этих двух сигналов запись информации в парафазный регистр 7 информации разрешаетс .

Сигнал «Признак кода операции из вычислительной системы поступает на установочный вход регистра 1 сдвига и производит в него запись (Ч-1). Этот же сигнал поступает через nepJBbm -вход блока 2 на первый вход элемента И 10 блока 2 вызова операции, на второй вход которого поступают тактовые импульсы с магистрали, прощедшие через третий вход блока 2 вы зова операции и элемент ИЛИ 11. С выхода элемента И 10 через четвертый выход блока 2 сигналы поступают на первый вход сдвигового регистра 1 и используютс  как сдвиговые импульсы. Восьмой тактовый импульс

0 с третьего входа блока 2 вызова операции поступает на вход линии 12 задержки и через ее выход, соединенный с вторым выходом блока 2, подаетс  как сигнал «Опрос на второй вход блока 4 селекции, а с входа, соединенного с третьим выходом блока 2

5 операции, снимаетс  сигнал «Уст.«О регистров 13 и 14 блока 4 селекции (сигнал поступает на третий вход этого блока). Выходы . дешифратора 9 блока 2 соединены с входом блока 3 посто нной пам ти 3 и обесQ печивают считывание информации параллельного кода в регистре 13 через четвертый вход блока 4 селекции. Параллельный код содержит единицы в тех разр дах, которые будут использоватьс  как разрешение при выделении контрольных сигналов от объек5 та контрол  в блоке 4 селекции.

Таким образом, на первом 21, втором 22 и к-м 23 элементах И проходит совпадение следующих сигналов: сигнала от объекта

контрол , прошедшего через соответствующую группу входных элементов И и элементов ИЛИ, сигнала с одного из выходов регистра 1 сдвига, который служит разрешением в интервале времени, равном длительности между двум  соответствуюш,ими тактовыми импульсами, и соответствует интервалу времени, в котором должен по витьс  контролируемый сигнал, а также сигнала с выхода одного из разр дов регистра 13 блока 4, который также  вл етс  разрешением дл  прохождени  контролируемого сигнала, если последний необходимо проконтролировать (в противном случае разрешени  не будет, так как из блока 3 пам ти будет считан код с нулем в соответствующем разр де). Очевидно, что сигнал на выходе первого 21, второго 22 и к-го 23 элемента И по вл етс , если сигнал от объекта по вилс  и  вл етс  ожидаемым по услови м контрол , причем в расчетный интервал времени между соответствующими тактовыми импульсами. Информаци  с выходов указанных элементов И фиксируетс  в регистре 14 блока селекции и через третий 24, четвертый 25 и к-й 26 элемент И по сигналу «Опрос с выхода 27 блока 4 поступает на вход

щифратора 5. Шифратор кодирует эту информацию и выдает на внутрисистемную кодовую магистраль, соединенную с входом вычислительной машины. Одновременно с выхода шифратора 5 выдаетс  на третьи входы всех элементов И всех групп 28-30 коммутатора 6 информации сигнал «Запрет записи в регистр 7 информации, а информаци  с этого регистра поступает на информационную магистраль, также соединенную с входом вычислительной машины дл  последующего анализа. Таким образом, в вычислительную машину попадает ненулева , ожидаема  информаци , лишь в том случае, если она поступает на регистр 7 также в течение указанного интервала, т.е. нет расхождени  во времени между поступлением от объектов контрол  управл ющей и числовой информации.

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ СИСТЕМ по авт. св. № 894712, отличающееся тем, что, с целью расширения функциональных возможностей устройства путем обеспечения возможности контроля формирования числовой информации, в него введены регистр информации и коммутатор информации, содержащий η групп элементов И (п — количество объектов контроля), группу элементов ИЛИ и группу элементов НЕ, причем первые входы элементов И каждой группы коммутатора информации являются второй группой информационных входов устройства, выходы i-x элементов И каждой труп пы коммутатора информации соединены с входами i-ro элемента ИЛИ группы коммутатора информации (iii<m), где т_— количество элементов в группе, выходы которых соединены с единичными входами соответствующих разрядов регистра информации и с входами соответствующих элементов НЕ группы, выходы которых соединены с. нулевыми входами соответствующих разрядов регистра информации, выход которого является информационным выходом устройства, вторые входы каждой группы элементов И коммутатора информации объединены и соединены с первым выходом блока вызова операции, выход шифратора соединен с третьими входами всех элементов И всех групп коммутатора информации.