SU1649548A1

SU1649548A1 - Устройство дл контрол последовательностей импульсов

Info

Publication number: SU1649548A1
Application number: SU894694139A
Authority: SU
Inventors: Николай Федорович Сидоренко; Григорий Николаевич Тимонькин; Вячеслав Сергеевич Харченко; Сергей Николаевич Ткаченко; Роман Иванович Могутин
Original assignee: Предприятие П/Я М-5156
Priority date: 1989-05-23
Filing date: 1989-05-23
Publication date: 1991-05-15

Abstract

Изобретение относитс к автоматике и вычислительной технике и предназначено дл контрол сложных блоков синхронизации, контроллеров, датчиков информации. Отличительной особенностью устройства вл етс то, что оно позвол ет провер ть последовательности с одновременным присутствием импульсов по разным каналам. Целью изобретени вл етс повышение досто

Description

Изобретение относитс к автоматике и цифровой технике и предназначено дл проверки сложных блоков синхронизации , контроллеров, датчиков информации, используемых в автоматизированных системах управлени , обработки информации, св зи.

Цель изобретени - повышение достоверности контрол путем обеспечени контрол последовательностей импульсов с одинаковым периодом по разным входам.

На фиг.1 приведена функциональна схема устройства; на фиг.2 - временные диаграммы его работы.

Устройство содержит блок 1 пам ти, счетчик 2, с первого по четвертый коммутаторы 3-6, первый 7 и второй 8 дешифраторы, элемент ИЛИ 9, одно- вибратор 10, входы 11 контролируемых последовательностей, вход 12 запуска, группу 13 входов номера последовательности , выход 14 ошибки устройства, а также первую 15,вторую 16 и третью 17 группы выходов блока 1 пам ти.

Устройство работает следующим образом .

Перед началом работы элементы пам ти устройства устанавливаютс в 6. Цепи начальной установки на фиг.1 условно не показаны.

Импульс, поступивший на вход 12 устройства, проходит на вход одно- вибратора 10. Последний формирует на своем выходе импульс, который открывает первую группу информационных входов коммутатора 6, и на информационные входы счетчика 2 коммутируетс поступивший на вход 13 ., устройства код номера последователь ности. Одновременно импульс, поступивший на вход 12 устройства, через элемент ИЛИ 9 поступает на БХОД разрешени записи счетчика 2, и по его заднему фронту в счетчик 2 записываетс код номера последовательности - адрес первой чейки программы , соответствующей контролируемой последовательности.

Адрес из счетчика 2 поступает на входы блока 1 пам ти, и из него с

выходов 15 и 16 считываютс коды номеров входов (например, 11.} и 11.1 соответственно), которые поступают на входы дешифраторов 7 и 8, ас выхода группы 17 - адрес очередной чейки блока 1. По поступившим на вход кодам дешифраторы 7 и 8 формируют единичный сигнал соответствен- ® но на j-м и i-м входах и нулевые на остальных. В результате j-й выходной сигнал дешифратора 7 открывает j-й информационный вход коммутатора 3 и закрывает j-й информационный вход коммутатора 4. Аналогично i-й сигнал дешифратора 8 открывает i-й информационный вход коммутатора 5 и закрывает i-й информационный вход коммутатора 4.

30 При поступлении импульса на вход 11.J устройства (т.е. при правильной реализации контролируемой последовательности ) он через коммутатор 3 и элемент ИЛИ 9 проходит на вход раз- 35 решени записи счетчика 2, По этому импульсу в счетчик 2 записываетс скоммутированный на его информационные входы (так как управл ющий сигнал на коммутатор 6 нулевой) адрес AJ, № считанный с выхода группы 17 блока 1 пам ти. Адрес со счетчика 2 поступает на вход блока 1 пам ти, и он формирует на своих выходах 15 и 16 коды номеров входов (например, 11.1 и 11.J соответственно), а на выходе 17 - адрес Аг..

При поступлении импульса на вход 11.1 устройства (в соответствии с контролируемой последовательностью) 50 он проходит через коммутатор 5 на счетньй вход счетчика 2, Последний формирует новый адрес А + 1, в соответствии с которым из блока 1 считаетс нова информаци : с выходов 15 ;5 и 16 - коды номеров входов (пусть 11.J и 11,1 соответственно), а с выхода 17 - адрес А9 (фиг.2а).

Таким образом, если импульс поступает по входу, код номера которо

51

го считывалс с выхода 16 бпока 1 пам ти, то в качестве очередной адреса испопьзуетс адрес, считанный с выхода 17 блока 1 пам ти, а если импульс поступает но входу, код которого считывалс с выхода 16 блока 1 пам ти, то очередной адрес Формируетс путем увеличени предыдущего на единицу. Это позвол ет обес- печить достоверность контрол при ветвлении контролируемой последовательности . Если контролируема последовательность искажена и очередной импульс поступил на другой вход (на- пример, 11.К), то этот импульс не проходит на выходы коммутаторов 3 и 5. Однако он проходит через коммутатор 4 и формирует на выходе 14 устройства сигнал ошибки (фиг.26).

Аналогично если одновременно с импульсом , соответствующим входной последовательности (например, 11.1), поступает импульс, не соответствующий входной последовательности (на- пример, на вход 11.К), то этот импульс все равно проходит на выход коммутатора 4 и формирует на выходе 14 сигнал ошибки.

По окончании контролируемой по- следовательности из блока 1 пам ти считываетс чейка, содержаща нулевые коды. В результате на всех задействованных выходах дешифраторов 7 и 8 будут нулевые сигналы и коммутатор 4 будет открыт по всем входам. Поэтому любой импульс, поступивший на входы 11,1 - 11,п устройства, сформирует сигнал ошибки на выходе 14 устройства.

Claims

Формула изобретени

Устройство дл контрол последовательностей импульсов, содержащее блок пам ти, счетчик, первый и второ коммутаторы и первый дешифратор, причем информационные входы первого и второго коммутаторов соединены соответственно между собой и вл ютс входами контролируемых последовательностей устройства, перва группа

Q «, 0

5

0 Q

t

5

рыхшшч номера контролируемой последовательности блока пам ти соединена с группой информационных входов первого дешифратора, группа выходов которого соединена с группой управл ю- пшх входов первого коммутатора и первой группой инверсных управл ющих входов второго коммутатора, выход которого вл етс выходом ошибки уст. ройства, отличающеес тем, что, с целью повышени достоверности контрол путем контрол последовательностей импульсов с одинаковым периодом по разным входам, в него введены третий и четвертый коммутаторы , второй дешифратор, элемент ИЛИ и одновибратор, причем информационные входы третьего коммутатора соединены соответственно с информационными входами первого коммутатора, выход третьего коммутатора соединен со счетным входом счетчика, втора группа выходов номера контролируемой последовательности блока пам ти соединена с группой информационных входов второго дешифратора, группа выходов которого соединена с группой управл ющих входов третьего коммутатора и второй группой инверсных управл ющих входов второго коммутатора, выход первого коммутатора соединен с первым входом элемента ИЛИ, выход которого соединен с входом разрешени записи счетчика, разр дные выходы которого соединены соответственно с адресными входами блоха пам ти, вход запуска устройства соединен с вторым входом элемента ИЛИ и входом одновиб- ратора, выход которого соединен с пр мым и инверсным управл ющими входами четвертого коммутатора, перва группа информационных входов которого вл етс входами номера контролируемой последовательности устройства , треть группа выходов номера контролируемой последовательности блока пам ти соединена с второй группой информационных входов четвертого коммутатора, группа выходов которого соединена с группой информационных входов счетчика.