SU1361567A1 - Устройство дл ввода информации от двухпозиционных датчиков - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в автоматизированных системах управлени  дл  приема информации от двухпозиционных датчиков, предварительной ее обработки и передачи во внешнее устройство обработки, в частности в управл кнцую вычислительную машину. Целью изобретени   вл етс  повышение достоверности вводимой информации. Устройство содержит три блока пам ти, два коммутатора , блок контрол , три счетчика , элемент сравнени , элементы И. Достижение поставленной цели обеспечиваетс  введением функции запрета записи информации в блок буферной пам ти при его переполнении и организацией промежуточного накоплени  признаков изменений и состо ний датч чиков в момент фиксации их изменений. 1 з.п. ф-лы, 4 ил. (Л

Description

11361567

Изобретение относитс  к автоматие и вычислительной технике, может ыть использовано в автоматизированых системах управлени  дл  приема нформации от двухпозиционных датчил н о к с к н к н ч к е н в с о в п м в п в

ков, предварительной ее обработки и передачи во внешнее устройство обработки , в частности в управл ющую вычислительную машину.

Целью изобретени   вл етс  повышение достоверности вводимой информации .

На фиг.1 представлена функциональна  схема устройства; на фиг.2 - функциональна  схема блока контрол ; на фиг.З - пример реализации начальной установки; на фиг.4 - диаграмма работы устройства.

Устройство (фиг.1) содержит первый коммутатор-1, первый 2 второй 3 и третий 4 блоки пам ти, второй коммутатор 5, первый 6,второй 7 и третий 8 счетчики, блок 9 начальной установки , блок 10 контрол , элемент 11 сравнени , генератор 12 импульсов первый 13, четвертый 14, п тый 15, третий 16 и второй 17 элементы И и первый 18 и второй 19 элементы НЕ,

Дополнительно позици ми 20-66 обозначены входы и выходы устройства

Блок контрол  (фиг.2) содержит элемент 67 сравнени , первый 68 и второй 69 элементы ИЛИ, триггер 70 и элемент 71 задержки.

Блок начальной установки (фиг.З) содержит триггер 72 и элемент И 73.

Устройствоработает следующим образом .

Информаци  от двухпозиционных датчиков поступает на входы 20 уст- ройства. Устройство ведет непрерывный циклический процесс опроса датчиков и вы вление изменений в их состо ни х .с промежуточным накоплением признаков, изменений и значений состо ний датчиков в моменты фиксации изменений соответственно в блоках 4 и 2 пам ти с последующим занесением информации о датчиках, изменивших состо ние в блок 4 пам ти, при наличии в ней свободных  чеек. Процесс циклического опроса датчиков обеспечиваетс  с помощью счетчика 6, на счетный вход 36 которого непрерьшно поступают импульсы с генератора 12, по окончании каждого из которых код на выходе счетчика 6 увеличиваетс  на единицу счета. В соответствии с

&

0

5

0

этим кодом, который поступает на вход 22 коммутатора 1, информаци  с входа 21 коммутатора i поступает через элемент И 13, на входе 53 которого в режиме работы установлен уровень логической единицы, на вход 23 блока 2 пам ти и вход 20 элемента 11 сравнени . Одновременно код с выхода счетчика 6 поступает на адресный вход 25 первого блока пам ти и на адресный вход 31 третьего блока 4 пам ти, обеспечива  считывани  из этих блоков пам ти соответственно этого же датчика и признак изменени  его состо ни  в предыдущем цикле опроса. На вход 51 элемента 11 сравнени  поступает информаци  о состо нии датчика в предыдущем цикле опроса и при наличии изменений в состо нии датчика на выходе элемента 11 сравнени  формируетс  уровень логической единицы (признак изменени ), который через элемент И 14, на входе 55 которого в режиме работы установлен уровень логической единицы, поступает на информационный вход 30 блока 4 пам ти. Запись информации в блоки 2 и 4 пам ти обеспечиваетс  по сигналам записи, поступающим соответственно на управл ющие входы 24 и 32 с выхода элемента И 17, формирование которых запрещаетс  при наличии признака изменений в предыдущем цикле опроса и невозможности записать информацию в блок 4 пам ти. Это условие обеспечиваетс  с помощью элемента НЕ 19 и элемента И 15, на вход 57 которого поступает признак изменений в предыдущем цикле опроса с выхода блока 4 пам ти: на вход.56 - сигнал переполнени  блока 3 пам ти с выхода 49 блбка 10 контрол . При одновременном наличии этих сигналов на вы- зсоде элемента НЕ 19 формируетс  уровень логического нул , запрещающий прохождение импульсов от генератора 12 через элемент И 17 на управл юш;ие входы 24 и 32 блоков 2 и 4 пам ти,

Q Информаци  о датчике, изменивщем состо ние , заноситс  в блок 3 пам ти при наличии признака изменений в предыдущем цикле опроса и отсутствии сигнала переполнени  блока 4 пам ти,

g Это условие обеспечиваетс  с помощью элемента НЕ 1 & и элемента И 16, на вход 59 которого поступает признак изменений с выхода блока 5 пам ти-, а на вход 58 инверсное значение сигна5

0

5

3136

ла переполнени  с выхода элемента НЕ 18. При совпадении сигналов на входах 59 и 58 элемента И 16 разрешаетс  прохождение импульса от генератора 12, поступающего на вход 60 элемента-И 16, на управл ющий вход 29 блока 3 пам ти. При этом на информационные входы 26 и 27 блока 3 пам ти соответственно поступает адрес датчика, изменившего состо ние, и его значение. Запись информации в блок 3 пам ти ведетс  циклически по коду адреса, формируемому счетчиком 7, который увеличивает значение кода на единицу, по окончании каждого импульса записи в блок 3 пам ти, поступающего на счетный вход 38 счетчика 7. Код с выхода счетчика 7 через коммутатор 5 поступает во врем  сигнала записи в блок 3 пам ти на его адресный вход 28. При отсутствии сигнала записи-в блок 3 пам ти коммутатор 5 подключает к адресному входу 28 блока 3 пам ти код с выхода счетчика 8, по которому ведетс  считывание информации из блока 3 пам ти. Изменение кода на выходе счетчика 8 на единицу счета происходит по каждому импульсу считьшани , поступающему на вход 64 устройства. При наличии в блоке 3 пам ти несчитанной информации на выходе 48 блока контрол  формируетс  сигнал готовности, поступающий на выход 66 устройства.

В устройстве предусмотрен режим начальной установки, задаваемый путем подачи сигнала начальной установки

на вход 63 устройства. По переднему фронту сигнала начальной установки, поступающего на вход 37 счетчика 6, код на его выходе устанавливаетс  в нулевое состо ние. По окончании сигнала начальной установки, поступающего также и на вход 42 блока 9 начальной установки, на его выходе устанавливаетс  уровень логического нул , по которому устанавливаютс  в нулевое состо ние счетчики 7 и 8 и в начальное состо ние блок 10 контрол , при котором на его выходах 48 и 49 отсутствуют сигналы готовности и переполнени . Одновременно на входах 53 и 55 соответственно элементов И 13 и 14 устанавливаетс  уровень логического нул  с выхода блока 9 начальной установки, устанавлива  тем самым уровень логического нул  на информационных входах 23 и 30 со

ответственно блоков 2 и 4 пам ти и обеспечива  последовательную запись логических нулей во все  чейки блоков 2 и 4 пам ти. По окончании записи нулей в последние  чейки блоков 2 и 4 пам ти код на выходе счетчика 6, которьш поступает и на вход 43 блока 9 начальной установки, устанавливаетс  в нулевое состо ние, устанавлива  тем самым уровень логической единицы на выходе блока 9 начальной установки. При этом информаци  от датчиков, состо ние которых отлично от нулевого, будет затем записана в блок 3 пам ти, что позвол ет контролировать исходное состо ние датчиков .

Временна  диаграмма, по сн юща 

работу устройства, приведена на фиг.4. В отрицательньш полупериод работы генератора 12 из всех блоков пам ти ведетс  считывание информации, В положительный полупериод работы

генератора формируютс  сигналы записи и записываетс  информаци  в блоки пам ти, у которых на управл ющих входах присутствует сигнал записи. При этом предполагаетс  что на выходах

блоков пам ти сохран етс  ранее считанна  информаци .

Блок 10 контрол  работает следующим образом.

Коды адресов записи и считывани  поступают на входы 44 и 45 и сравниваютс  элементом 67 сравнени . Неравенство этих кодов указьтает на наличие в блоке 3 пам ти несчитанной ин- формации. При этом на одном из выходов больще или меньше устанавливаетс  уровень логической единицы, который через элементы ИЛИ 68 и 69 поступает на выход 48, формиру  тем

самым сигнал готовности устройства. Равенство кодов может поступить в

процессе считьшани  информации из блока 3 пам ти, что указывает на отсутствие информации в блоке 3 пам - ти, или в процессе записи информации в блок 3 пам ти, что указьгоает на переполнение блока 3 пам ти, и фиксируетс  с помощью триггера 70, на информационный вход которого поступает сигнал равенства с выхода схемы 67 сравнени . Установка триггера 70 в единичное состо ние осуществл етс  по окончании сигнала записи в блок 3 пам ти, который поступает на вход

513

записи триггера 70 с задержкой. Уровень логической единицы поступает на выход 49, формиру  сигнал переполнени , и через элемент ИЛИ 69 на выход 48, формиру  сигнал готовности При отсутствии равенства кодов адресов записи и считывани  на выходе элемента ИЛИ устанавливаетс  уровень логической единицы, устанавлива  триггер 70 в нулевое состо ние.

По сигналу начальной установки, поступающему на вход 42, устанавливаетс  в нуле.во е состо ние триггер 71, формиру  на выходе блока 9 начальной установки уровень логического нул  и задава  тем самым режим начальной установки. По установке в единичное состо ние всех разр дов кода адреса, поступающего на вход 53, на выходе элемента И 73 устанавливаетс  уровень логической единицы, с переходом в нулевое состо ние которого при смене кода адреса на нулевое значение, устанавливаетс  в единичное состо ние триггер 72, сигнал с выхода которого поступает на выход блока начальной установки, устанавлива  режим работы устройства

Claims (2)

1.Устройство дл  ввода информации от двухпозиционных датчиков, содержащее два коммутатора, два счетчика, два блока пам ти, элемент сравнени , генератор импульсов, пер- вьй элемент И, информационные входы первого коммутатора  вл ютс  информационными входами устройства, выход .первого коммутатора соединен с первым входом первого элемента И, адресные входы первого коммутатора и первого блока пам ти соединены с выходами первого счетчика, информационный вход и выход первого блока пам ти соединены с первым и вторым входами элемента сравнени  соответственно, выход второго коммутатора соединен с .адресными входами второго блока пам ти, а информационные входы первой группы второго коммутатора соединены с выходами счетчика, отличающеес  тем, что, с целью повышени  достоверности вводимой информации , в устройство введены блок контрол , блок начальной установки, третий блок пам ти, третий счетчик, с второго по п тый элементы И, два

б

элемента НЕ, входы сброса блока начальной установки и первого счетчика  вл ютс  входом начальной установки устройства, счетный вход третьего счетчика  вл етс  входом режима считывани  устройства, выход генератора импульсов соединен со счетным входом первого счетчика и первыми входами

0 второго и третьего элементов И, входы установки блока начальной установки и адресные входы третьего блока пам ти соединены с выходами первого счетчика, выход блока начальной уста5 новки соединен с вторыми входами первого и четвертого элементов И, входами сброса блока контрол  и второго и третьего счетчиков, выход первого . элемента И соединен с информационным

0 входом первого блока пам ти, информа- ционньй вход второго блока пам ти соединен с выходом первого блока пам ти , информационные входы Группы второго блока пам ти соединены с вы5 ходами первого счетчика, выход первого элемента сравнени  соединен с пер- вьм входом четвертого элемента И, выход которого соединен с информ цион- ным входом третьего блока пам ти,

0 выход которого соединен с вторым вхо-г дом третьего элемента И и первьм входом п того элемента И, выход третьего элемента И соединен с входом обращени  второго блока пам ти,

5 управл ющими входами блока контрол , второго коммутатора и со счетным входом второго счетчика, выходы которого соединены с информационными входами первой группы блока контрол , вы0 ход готовности которого  вл етс  выходом готовности устройства, выход переполнени  блока контрол  соединен с вторым входом п того элемента И и через первый элемент НЕ с третьим

5 входом третьего элемента И, выход п того элемента И соединен через второй элемент НЕ с вторым входом второго элемента И, выход которого соединен с входами обращени  первого и

0 третьего блоков пам ти, выходы второго блока пам ти  вл ютс  информационными выходами устройства, выходы третьего счетчика соединены с информационными входами второй группы вто5 рого коммутатора и блока контрол .

2.Устройство по п.1, о т л и - ч а ю щ е е с   тем, что.блок контрол  содержит элемент сравнени .

7IJ6

триггер, два элемента ИЛИ и элемент задержки, первые и вторые входы элемента сравнени   вл ютс  информационными входами первой и второй групп блока соответственно, вход элемента задержки  вл етс  управл ющим входом блока, а выход соединен с синхровхо- дом триггера, выход которого соединен с первым входом первого элемента ИДИ и  вл етс  выходом переполнени  блока, первый вход адреса триггера

 вл етс  входом сброса блока, первый выход элемента сравнени  соединен с первым входом второго.элемента ИЛИ, выход которого соединен с вторым входом первого- элемента ИЛИ и вторым входом сброса триггера, второй выход элемента сравнени  соединен с информационным входом триггера, а третий выход - с вторым входом второго элемента ИЛИ, выход первого элемента ИЛИ  вл етс  выходом готовности блока.

8

Фиг. 2

состо ние ffj ffUi0ffMW игЛ

Редактор В.Бугренкова

Составитель В.Бородин Техред А.Кравчук

Заказ 6292/49Тираж 671Подписное

ВНИИПИ Государственного.коюттета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Производственно-полиграфическое предпри тие, г.Ужгород, ул.Проектна , 4

Фиг.

Корректор О.Кравцова