SU1472912A1 - Устройство дл ввода информации - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в качестве многоканального устройства ввода информации в устройства обработки данных. Целью изобретени   вл етс  расширение области применени  за счет обеспечени  возможности обработки данных от групп датчиков с переменной длиной информационного сообщени . Устройство содержит первый и второй блоки 1, 2 пам ти, первый и второй блоки 3, 4 сравнени , первый и второй коммутаторы 5, 6, регистр 7, первый,второй и третий счетчики 8 - 10, первый, второй и третий триггеры 11 - 13, с первого по седьмой элементы И, 14 -20, первый и второй элементы ИЛИ, 21, 22, первый ,второй и третий одновибраторы 23 - 25, элемент 26 задержки, информационные входы 27 устройства, вход 28 управлени  устройства, вход 29 установки устройства, первый и второй выходы 30,31 управлени  устройства, информационные выходы 32 устройства. Указанна  цель достигаетс  за счет введени  второго блока 2 пам ти, второго блока 4 сравнени , второго коммутатора 6, второго и третьего счетчиков 9, 10, четвертого, п того, шестого и седьмого элементов И, 17,18,19,20 второго и третьего одновибраторов 24, 25, элемента 26 задержки. 1 табл., 2 ил.

Description

Изобретение относитс  к вычислительной технике и может быть использовано в качестве многоканального, устройства ввода информации в устрой- ства обработки данных

Целью изобретени   вл етс  расширение области применени  за сГчет обеспечени  возможности обработки f данных от групп датчиков с переменной длиной информационного сообщени .

На фиг.1 приведена структурна  схема устройства; на фиг. 2 - времен- ные диаграммы его работы.

Устройство содержит первый и вто- рой блоки 1 и 2 пам ти, первый и второй блоки 3 и 4 сравнени , первый и второй коммутаторы 5 и 6, регистр 7, первый, второй и третий счетчики 8,

9и 10, первый, второй и третий трш геры II, 12 и 13 с первого по седьмой элементы И 14 - 20 первый и вто рой элементы ИЛИ 21, 22, первый, второй и третий одновибраторы 23,

24 и 25, элемент 26 задержки, инфор- мационные входы 27 устройства, вход 28 управлени  устройства, вход 29 установки устройства, первый и второ выходы 30 и 31 управлени  устройства , информационные выходы 32 устрой- ства.

Одним из возможных вариантов pea- лизации блока 2 пам ти может быть посто нное запоминающее устройство.

Устройство работает следующим образом.

Перед началом работы сигналом по входу 29 установки регистр 7, счетчики 8,9, 10 и триггеры И, 12, 13 устанавливаютс  в нулевое состо ние. В одноразр дном блоке 2 пам ти записаны сигналы, определ ющие длины, информационных частей сообщени  каждого информационного датчика, подключенного на вход коммутатора 5 (см. таблицу).

Из таблицы видно, что информационна  часть сообщени  датчика с адресом 000 занимает один вход коммутато ра 5, два входа дл  датчика с адресо 001, три входа дл  датчика с адресом

010и т.д.

Работу устройства рассмотрим на примере одного цикла опроса информа- ционных датчиков . В исходном состо нии устройства счетчики 8,9, 10, регистр 7, триггеры 11, 12, 13 наход тс  в нулевом состо нии, в блоке 1

пам ти хран тс  данные предыдущего цикла опроса датчиков, в блоке 2 пам ти - управл ющие биты информации о длинах информационных частей сообщений датчиков. Рассмотрим работу устройства на примере обработки данных первого датчика, информационна  часть сообщени  которого не превышает разр дности блока 1 пам ти. До прихода первого синхросигнала в счетчике 8 хранитс  нулевое состо ние, которое воздейству  на коммутатор 5, обеспечивает подключение сигналов с первого входа коммутатора 5 на вход блока 1 пам ти и первый вход блока 3 сравнени , На второй вход блока 3 сравнени  поступает считываема  из блока 1 , пам ти информаци  о предыдущем состо нии сигнала, подключенного к первому входу коммутатора 5. Режим считывани  дл  блока 1 пам ти задаетс  низким уровнем сигнала на выходе элемента И 18. С приходом первого синхросигнала по входу 28, свидетельствующего о возможности анализа данных датчика, подключенного к первому входу коммутатог ра 5, производитс  опрос элемента И | 14. Если в этот момент на выходе блока 3 сравнени  присутствует высокий уровень сигнала что свидетель- ствует об отличии данных на входах блока 3 сравнени , сигнал с входа 28 проходит через элемент И 14 и своим передним фронтом запускает одновибра- тор 24, выходной сигнал которого, проход  через элемент И 18, обеспечивает запись в блок 1 пам ти текущего состо ни  сигнала на первых входах коммутатора 5 в  чейку с адре- ,сом, сформированным на счетчике 9 (в данный момент с нулевым адресом). Одновременно выходной сигнал одновиб- ратора 24 устанавливает в единичное состо ние триггер 12. Сигнал на входе 28 опрашивает также элемент И 15, на другой вход которого считываетс  из блока 2 пам ти управл ющий бит данных по адресу, сформированному на счетчике 8 (в данный момент по нулевому адресу). Если считываетс  из блока 2 пам ти единичный бит данных, что свидетельствует об окончании информационной части сообщени  датчика, выходной сигнал элемента И 15 по заднему фронту запускает бдновибратор - 23, выходной сигнал которого опрашивает элемент И 16. По заднему фронту сигнала на входе 28 прбизводите  «н314

крементаци  счетчика 9 и в случае, если триггер 11 находитс  в нулевом состо нии, - счетчика 8 (через элемент И 17), Если на момент формиро- вани  сигнала одновибратора 23 триггер 12 установлен в единичное состо ние , то выходной сигнал элемента И 16 устанавливает своим задним фронтом триггер 11 в единичное состо ние и, поступа  на вход записи счетчика 9, переписывает в него содержимое регистра 7. Одновременно сигнал с выхода элемента И 16 поступает на выход 30 управлени , свидетельству  о том, что на выходах 32 находитс  адрес датчика, информаци  которого изменилась по сравнению с предыдущим циклом опроса и будет выдана вслед за адресом. Код адреса датчика формирует с  на счетчике 10 и проходит на выход 32 через коммутатор 6, открытый дл  него в данный момент низким уровнем сигнала на пр мом выходе триггера 11 .

Следующий сигнал с входа 28 проходит через открытый дл  него элемент И 19 на вход 31 управлени , свидетельству  о том, что на выходах 32 наход тс  данные датчика, адрес которого был выдан ранее. Задним фронтом сигнала на входе 28 производитс  инкремент аци  содержимого счетчика 9 После инкрементации содержимого счетчика 9 на выходе блока 4 сравнени  по в- л етс  высокий уровень сигнала. Сигнал по входу 28, задержанный на элементе 26 задержки на врем  не менее суммы длительности сигнала по входу . 28 и времени задержки инкрементации счетчиков 8 и 9, переписывает уро- вень сигнала с выхода блока 4 сравнени  в триггер 13. По положительному перепаду на выходе триггера 13 срабатывает одновибратор 25, выходной сигнал которого записывает в регистр 7 содержимое счетчика 9, через элемент ИЛИ 21 устанавливает триггеры 11, 12, 13 в нулевое состо ние и через элемент ИЛИ 22 инкрементирует содержимое счетчика 10 адреса. На этом процесс анализа и выдачи информации первого информационного датчика заканчиваетс . По следующему сигналу по входу 28 начинаетс  анализ инфор- мации и при необходимости ее выдача приемнику следующего информационного датчика. При этом последовательно производитс  сравнение

124

текущего состо ни  всех информационных частей сообщени  датчика с их предыдущими состо ни ми, хран щимис  в блоке 1 пам ти, возврат счетчика 9 адреса в начальное дл  этого датчика состо ние при условии, если на момент окончани  информационной части сообщени  триггер 12 установлен в единичное состо ние, и выдача приемнику информации адреса и изменившихс  данных датчика. Если, при анализе данных датчика триггер 12 не будет установлен в единичное состо ние, что свидетельствует о том, что данные этого датчика не изменились в этом цикле опроса по сравнению с предыдущим , выходной сигнал одновибратора 23 через открытый элемент И 20 и элемент ИЛИ 22 инкрементирует содержимое счетчика 10 адреса датчика.

Claims (1)

1. Формула изобретени 

   Устройство дл  ввода информации, содержащее первый коммутатор, информационные входы которого  вл ютс  информационными входами устройства, выходы первого коммутатора подключены к информационным входам первого блока пам ти и первой- группе входов первого блока сравнени , втора  группа входов которого соединена с выходами первого блока пам ти, адресные входы первого коммутатора подключены к выходам первого счетчика, выход первого блока сравнени  соединен с первым входом первого элемента И, выход второго элемента И подключен к входу первого одновибратора, выход первого элемента ИЛИ соединен с входом сброса первого триггера, пр мой выход второго триггера подключен к первому входу третьего элемента И, третий триггер, второй элемент ИЛИ и регистр, о т - личающе е с  тем, что, с целью расширени  области применени  за счет обеспечени  обработки данных от групп датчиков с переменной длиной информационного сообщени , в устройство введены второй блок пам ти , второй блок сравнени , второй коммутатор, второй и третий счетчики , элемент задержки, второй и третий одновибраторы, четвертый - седьмой элементы И, причем вход элемента задержки с вторым входом первого элемента И, с первыми входами второго, четвертого и шестого элементов И,

   514

   счетным входом второго счетчика и  вл етс  входом управлени  устройства , -выходы второго счетчика подключены к адресным входам первого блока пам ти, к первой группе входов второго блока сравнени  и к информационным входам регистра, выходы которого соединены с информационными входами второго счетчика, вход записи кото- рого подключен к входу установки первого триггера, к выходу третьего элемента И и  вл етс  первым выходом управлени  устройства, вход сброса первого счетчика соединен с входами сброса второго и третьего счетчиков, с входом сброса регистра, с первым входом первого элемента ИЛИ и  вл етс  входом установки устройства, второй вход первого элемента ИЛИ подключен к первому входу второго элемента ИЛИ, к входу записи регистра и к выходу третьего одновибратора, вход которого соединен с пр мым выходом третьего триггера, вход сброса которого подключен к выходу первого элемента ИЛИ и к входу сброса второго триггера, вход установки которого доединен с выходом второго одновибратора и с первым входом п того элемента И, чвторой вход которого подключен к инверсному выходу первого триггера и к второму входу четвертого элемента И, выход которого соединен со счетным входом первого счетчика,

   126

   выходы которого подключены к адресным входам второго блока пам ти и второй группе входов второго блока сравнени , выход второго блока пам ти соединен с вторым входом второго элемента И, вход второго одновибратора соединен с выходом первого элемента И, выход элемента задержки подключен к синхровходу третьего триггера, информационный вход которого соединен с выходом второго блока сравнени , пр мой выход первого триггера подключен к второму входу шестого элемента И и к адресному входу второго коммутатора, информационные входы первой и второй групп которого соединены соответственно с выходами первого блока пам ти и третьего счетчика, счетный вход которого под- ключей к выходу второго элемента ИЛИ, второй вход которого соединен с выходом седьмого элемента И, первый вход которого подключен к второму входу третьего элемента И и к выходу первого одновибратора, второй вход седьмого элемента И соединен с инверсным выходом второго триггера, выход п того элемента И подключен к входу записи-чтени  первого блока пам ти, выходы второго коммутатора  вл ютс  информационными выходами устройства, выход шестого элемента И  вл етс  вторым выходом управлени  устройства.

   J1

   П

   п

   ГТ

   П

   П

   П

   П

   Фи,г.2