SU1374262A1 - Устройство дл регистрации простоев оборудовани - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике, в частности к техническим средствам дл  контрол  состо ни  и времени работы оборудовани . Устройство имеет широкие функциональные возможности и позвол ет обрабатывать и анализировать полученные данные по различным параметрам работы оборудовани  . Устройство содержит датчики 1, блок 2 опроса, генератор 3 импульсов, блок 4 регистрации времени, делитель 5 частоты, коммутатор 6, триггеры 11, 12, 17, 31, элементы И 13, 14, 33 элементы ИЛИ 19, 20, 22, 30, 32, элемент запрета 18, элемент НЕ 35j элементы .задержки 15, 34, одновибра- тор 16, дешифратор 27, блоки 28, 29 сравнени , блок 24 пам ти, блок 25 индикации и блок 26 ввода информации, 1 з.п. ф-лы, 3 шт. (Л

Description

iHBte

00

4

to

Од

ю

10

15

25

Изобретение относитс  к автоматике и вычислительной технике, в частности к техническим средствам дл  контрол  состо ни  и времени работы оборудовани .

Цель изобретени  - расширение функциональных возможностей устройства путем обработки дацных по различ- Hbw параметрам работы.оборудовани .

На фиг. 1 представлена функциональна  схема устройства; на фиг.2 - функциональна  схема шифратора; на фиг. 3 - функциональна  схема блока опроса.

Устройство содержит датчик 1, блок 2 опроса, генератор 3 импульсов, блок 4 регистрации времени, делитель 5 частоты, коммутатор 6, состо щий из элементов И 7-9 и элемента ИЛИ 10, 20 первый триггер 11, второй триггер 12, второй и первый элементы И 13 и 14, первый элемент 15 задержки, одновиб- ратор 16, третий триггер 17, элемент 18 запрета, первый и п тый элементы ИЛИ 19 и 20, первый переключатель 21, второй элемент ИЛИ 22, счетчик 23, блок 24 пам ти, блок 25 индикации , блок 26 ввода информации, шифратор 27, первый и второй блоки 28 и 29 сравнени , третий элемент ИЛИ 30, четвертый триггер 31, четвертый элемент ИЛИ 32, третий элемент И 33, второй элемент 34 задержки и элемент НЕ 35.

Шифратор содержит преобразователь 36 дес тичного кода в двоичный, элемент И 37, первый сумматор 38, элемент ИЛИ 39, второй сумматор 40, переключатель 41 и третий сумматор 42, при этом его разр дность определ етс  числом компонентов даты, формируемой устройством (число, число и мес ц и т.д.).

Блок опроса содержит блок 43 текущего состо ни  оборудовани , включающий селекторы 44 времени, первую группу элементов И-45 и элемент ИЛИ 46, блок 47 предшествующего сосУстройство имеет два режима работы , задаваемых переключател ми 21 и 56: Регистраци  и Опрос.

В режиме Регистраци  производитс  запись информации о просто х, времени и причине их возникновени , при этом запись информации о просто х производитс  в последовательные  чейки блока 24 пам ти.

Дл  сокращени  разр дности и, следовательно , уменьщени  аппаратурных затрат отметка укрупненного временного интервала (смена, сутки, недел  и т.д.) производитс  один раз в начале упом нутого интервала.

В исходном - состо нии в блоке 4 устанавливаютс  исходные врем , смена и дата. Триггеры 11 и 31 и счетчик 23 устанавливаютс  в нулевое, а второй триггер 12 и триггер 17 в единичное состо ни . В соответствии с этим на выходах элементов И 7, 8 и 13 - уровень О, следовательно, на выходе элемента ИЛИ 10 - также уровень О. Выходной сигнал триггер 17 поступает на управл ющий вход бло- jca 24 пам ти, устанавлива  его в ре- жим записи.На пр мом выходе второго 30 триггера 12 - уровень 1, следовательно элемент И 14 разрешает прохожденне импульсов быстрого счета с выхода генератора 3 импульсов на вход элемента ИЛИ 22, с выхода которого они поступают на счетный вход счетчика 23. На выходе счетчика 23 формируетс  последовательность адресов  чеек пам ти, поступающа  на адресный вход А блока 24 пам ти. Одновременно импульсы быстрого счета с выхода элемента И 1.4 через элемент ИЛИ 32 и элемент И 33 подаютс  на вход элемента 34 задержки и через врем , необходимое дл  завершени  процесса установки адреса очередной  чейки пам ти - Hai тактовый вход СЕ блока 24 пам ти. Таким образом происходит запись информации в блок 24 пам ти. Поскольку на его информационные вхо35

40

45

то ни . оборудовани , включающий вто- -.. ды D1 и D2 с выходов коммутатора 6

I f т,... 11/Mt

рую группу элементов И 48, D-тригге- ры 49, третью группу элементов И 50 и элемент ИЛИ 51, схему 52 совпаде- ни  , дешифратор 53, счетчик 54 и элемент 55 задержки. Устройство содержит также второй переключатель 56.

Устройство работает следующим образом.

55

подаетс  уровень О, происходит обнуление всех  чеек пам ти. При переходе счетчика 23 от последнего адреса к первому на выходе элемента НЕ 35 формируетс  положительный перепад напр жени , под воздействием которого триггер 12 устанавливаетс  в нулевое состо ние, что влечет за собой запирание элемента И 14, т.е.

0

5

5

0

Устройство имеет два режима работы , задаваемых переключател ми 21 и 56: Регистраци  и Опрос.

В режиме Регистраци  производитс  запись информации о просто х, времени и причине их возникновени , при этом запись информации о просто х производитс  в последовательные  чейки блока 24 пам ти.

Дл  сокращени  разр дности и, следовательно , уменьщени  аппаратурных затрат отметка укрупненного временного интервала (смена, сутки, недел  и т.д.) производитс  один раз в начале упом нутого интервала.

В исходном - состо нии в блоке 4 устанавливаютс  исходные врем , смена и дата. Триггеры 11 и 31 и счетчик 23 устанавливаютс  в нулевое, а второй триггер 12 и триггер 17 в единичное состо ни . В соответствии с этим на выходах элементов И 7, 8 и 13 - уровень О, следовательно, на выходе элемента ИЛИ 10 - также уровень О. Выходной сигнал триггера 17 поступает на управл ющий вход бло- jca 24 пам ти, устанавлива  его в ре- жим записи.На пр мом выходе второго 0 триггера 12 - уровень 1, следовательно элемент И 14 разрешает прохожденне импульсов быстрого счета с выхода генератора 3 импульсов на вход элемента ИЛИ 22, с выхода которого они поступают на счетный вход счетчика 23. На выходе счетчика 23 формируетс  последовательность адресов  чеек пам ти, поступающа  на адресный вход А блока 24 пам ти. Одновременно импульсы быстрого счета с выхода элемента И 1.4 через элемент ИЛИ 32 и элемент И 33 подаютс  на вход элемента 34 задержки и через врем , необходимое дл  завершени  процесса установки адреса очередной  чейки пам ти - Hai тактовый вход СЕ блока 24 пам ти. Таким образом происходит запись информации в блок 24 пам ти. Поскольку на его информационные вхо5

0

5

... 11/Mt

подаетс  уровень О, происходит обнуление всех  чеек пам ти. При переходе счетчика 23 от последнего адреса к первому на выходе элемента НЕ 35 формируетс  положительный перепад напр жени , под воздействием которого триггер 12 устанавливаетс  в нулевое состо ние, что влечет за собой запирание элемента И 14, т.е.

блокировку прохождени  импульсов быстрого счета.

Одновременно на выходе элемента И 13 устанавливае тс  уровень 1. так как на обоих его входах присутствует разрешающий потенциал. Вследствие этого отпираетс  элемент И 9 и информаци  о номере смены и дате с третьего выхода блока 4 поступает на

выход элемента ИЛИ 10 и далее на ин;формационный вход D2 блока 24 пам ти . Последним задержанным импульс.ом, поступившим на вход СЕ блока 24 пам ти , происходит запись информации о номере смены и дате. В то же врем  выходной сигнал элемента НЕ 35 через элемент ИЛИ 20 подаетс  на вход элемента 15 задержки, а через врем , необходимое дл  завершени  процесса записи информации, - на одновибратор 16. Выходной сигнал одновибратора 16 устанавливает триггер 17 в нулево состо ниеi перевод  тем самым блок 24 пам ти в режим хранени , а тригге 11 - в единичное состо ние, вследст- вие чего запираетс  элемент И 13 и отпираютс  элементы И 7 и 8. С выхо да элемента И 7 коды причины просто  и индекса его начала или конца пос- тупают на информационный вход D1 блока 24 пам ти, а с выхода второго элемента И 8 через элемент ИЛИ 10 информаци  о текущем времени поступает на информационный вход D2 блока 24 пам ти.

Информаци  о просто х оборудовани собираетс  путем последова1тельного циклического опроса блоком 2 опроса датчиков 1. Частота опроса определ - етс  требуемой точностью фиксации простоев и задаетс  генератором 3 импульсов, с первого выхода которого импульсна  последовательность поступает на вход счетчика 54 блока 2 опроса, вследствие чего измен етс  выходной код счетчика 54. Этот код подаетс  на вход дешифратора 53. В результате происходит последовательное инициирование его выходов, соот- ветствующих определенному информационному каналу 1 п. С активированного выхода дешифратора 53 импульс опроса поступает на первую, вторую и третью группы элементов И 45, 48 и 50, в результате чего происходит коммутаци  определенного информационного канала, и через врем , определ емое селектором 44 времени, выходной

сигнал 1 датчика 1 в случАе просто  и О в рабочем состо нии контролируемого оборудовани  поступают на выход элемента ИЛИ 46 и далее на вход схемы 52 совпадени . Уставка селектора 44 времени соответствует максимальной продолжительности технологического останова оборудовани , который не должен восприниматьс  устройством как состо ние просто . На выходе элемента 55 задержки формируетс  последовательность импульсов записи , задержанных относительно импульсов опроса на врем  записи информации блоком 24 пам ти, но не более чем на врем  действи  импульса опроса . При поступлении импульса записи на первые входы второй группы элементов И 48 происходит запись состо ни  опрашиваемого датчика в соответствующий D-триггер 49, выходной сигнал которого поступает на выход второго элемента ИЛИ 51 и далее на второй вход схемы 52 совпадени .

Таким образом, в интервале времени между импульсом опроса и импульсом записи в схеме 52 совпадени  происходит сравнение сигналов,- поступающих с узлов текущего 43 и предшествующего 47 состо ний. Если в момент опроса какого-либо датчика 1 его состо ние , определенное блоком 43 текущего состо ни , не соответствует его предшествующему состо нию, зафиксированному в блоке 47 предшествукнцего состо ни , то на выходе схемы 52 совпадени  формируетс  сигнал 1. При поступлении импульса записи в блоке 47 предшествующего состо ни  фиксируетс  новое состо ние оборудовани  и выходной сигнал схемы 52 совпадени  становитс  равным нулю.

Таким образом, при изменении выходного сигнала какого-либо из датчиков 1 на первом выходе блока 2 опрос формируетс  сигнал, содержащий код причины просто  и индекс его начала или конца, при этом индексу начала просто  соответствует уровень 1, а индексу конца просто  - уровень О , Эта информаци  вместе с сигналом текущего времени, вырабатываемым блоком 4, через коммутатор б поступает на информационные входы D1 и D2 блока 24 цам ти. В это же врем  на втором выходе блока 2 опроса формируетс  импульс, который через отк- рытьй элемент 18 и элемент ИЛИ 22 подаетс  на вход счетчика 23 .Под воздействием этого импульса на выходе счетчика 23 формируетс  адрес следую щей  чейки пам ти. Этот же импульс через элемент ИЛИ 19 поступает на вход установки триггера 17, в результате чего на его выходе формируетс  сигнал, устанавливающий блок 24 пам ти в режим записи.

Одновременно сигнал с выхода элемента ИЛИ 19 через элемент; ИЛИ 32 и элемент И 33 поступает на вход элемента 34 задержки и через врем , необходимое дл  установки адреса  чейк пам ти, - на тактовый вход СЕ блока 24 пам ти. В результате этого информаци  о простое записываетс  в блок 24 пам ти. В то ж,е врем  выходной сигнал элемента ИЛИ 19 через элемент ИЛИ 20 поступает на вход элемента 15 задержки и через врем , необходимое дл  завершени  процесса записи информации , - на одновибратор 16, выходной сигнал которого сбрасывает триг- гер 17, перевод  тем самым блок 24 пам ти в режим хранени .

При изменении выходного сигнала какого-либо из датчиков 1 на выходах блока 2 опроса вновь по вл ютс  со- ответствующие сигналы и повтор етс  предьздущий цикл работы, причем запись информации о простое производитс  по следующему адресу блока 24 пам ти,

Через интервал времени, соответствующий одной смене работы технологического оборудовани , от делител - 5 частоты на вход сброса первого триггера 11 поступает сигнал, перево д щий первый триггер 11 в нулевое состо ние. Вследствие этого элемен- ты, И 7 и 8 запираютс , а элементы И 9 и 13 отпираютс . Таким образом коммутатор 6 переводитс  в режим пе- редачи информации о номере смены и дате, В то же врем  выходной сигнал делител  5 частоты через второй элемент. ИЛИ 22 поступает на вход .счетчика 23 адреса, в результате чего последний формирует адрес следующей  чейки пам ти.

Кроме того, выходной сигнал делител  5 частоты через элемент ИЛИ 19 и первьй элемент 15 задержки поступает на вход установки триггера 17, а через элемент ИЛИ 32 - во второй элемент 34 задержки на тактовый вход блока 24 пам ти. В результате этого

5

0 5

о

5

в блок 24 пам ти заноситс  код следующей смены (или первой смены следующей даты) и код даты. Во врем  записи информации о смене и дате выходной сигнал делител  5 частоты обеспечивает блокировку элемента 18, тем самым исключаетс  возможность прохождени  в это врем  сигналов от блока 2 опроса. Как было указано ранее , через врем , необходимое дл  завершени  процесса записи, срабатывает одновибратор 16, вследствие чего триггер 17 сбрасываетс , перевод  тем самым блок 24 пам ти в режим хранени , а триггер 11 устанавливаетс  в единичное состо ние, вследствие чего коммутатор 6 переводитс  в режим передачи текущего времени, кода причины просто  и индекса его начала или конца,

Дальнейша  работа устройства происходит описанным образом, В результате работы устройства в блоке 24 пам ти формируютс  массивы информации о просто х оборудовани .

Дл  оперативного анализа накопленной информации устройство переводитс  в режим Опрос, при этом на управл ющий и тактовый входы блока 24 подаетс  уровень О, устанавливающий блок 24 пам ти в режим считывани , С помощью блока 26 задаютс  выбранные дата, номер смены и причина простоев, по которым производитс  анализ. Указанные параметры преобразуютс  шифратором 27 в цифровой код. Шифратор построен таким образом , что при нулевом сигнале на его первом входе на втором выходе формируютс  установленные на блоке 26 номер смены и дата, а при подаче на его второй вход уровн  1 сумматор 38 (дл  двухсменной работы оборудовани ) или сумматоры 38 и 40 (дл  трехсменной работы оборудовани ) формируют код следующей смены текущих суток или код первой смены следующих суток, С выхода К с сумматора 42 снимаетс  код текущих суток ;илн КОД следующих суток, если на его| вход А1 поступил сигнал, соответствующий установке сумматорами 38 и

40кода первой смены следующих суток, Переключателем 41 производитс  установка сменности работы оборудовани .

На схеме (фиг. 2) переключатель

41показан в положении, соответствующем двухсменной работе. Код даты и

смены поступает на первый вход первого блока 28 сравнени , а код причины просто  - на первый вход второг блока 29 сравнени .

По команде блока 26 (путем нажати  соответствующей кнопки) на вход установки триггера 12 подаетс  сигнал , устанавливающий триггер 12 в единичное состо ние, вследствие чего элемент И 14 отпираетс  и импульсы быстрого счета через элемент ИЛИ 22 поступают на вход счетчика 23. В результате на выходе счетчика формиру- етс  последовательность адресов  чеек пам ти; В момент времени, когда с выхода блока 24 пам ти считываетс  информаци  о смене и дате, совпадающих с установленными на блоке 26, срабатывает блок 28 сравнени . Его выходной сигнал через элемент ИЛИ 30 поступает на вход сброса триггера 12 и переводит его в нулевое состо ние. Элемент И 14 запираетс , запреща  тем самым прохождение импульсов быстрого счета на вход счетчика 23. На табло блока 25 индикации индицируютс  установленные даты и смена. В это же врем  выходной сигна первого блока 28 сравнени  устанавливает триггер 31 в единичное состо ние , уровень 1 с его выхода подаетс  на второй вход шифратора 27, что вызывает формирование на его первом выходе кода следующей смены (или первой смены следующей даты) . При повторном нажатии упом нутой кнопки триггер 12 вновь устанавливаетс  в единичное состо ние, отпира  тем са- мым элемент И 14. Импульсы быстрого счета вновь начинают поступать на вход счетчика 23. При считывании с блока 24 пам ти кода причины, совпадающей с установленной на блоке 26, срабатывает второй блок 29 сравнени  выходной сигнал которого через элемент ШШ 30 поступает на вход сброса триггера 12 и переводит его в нулево состо ние, в результате чего запира- етс  элемент И 14 и прекращаетс  поступление импульсов быстрого счета на вход счетчика 23. На табло блока 25 индикации индицируютс  причина, просто , индекс его начала или конца и врем  наступлени  просто  или.его окончани . При следующем нажатии кнопки аналогичным образом произво- дитс  поиск информации о следующем

0 5 0 5 о д

5

5

простое, происшедшем по той же причине , в той же смене и дате.

Процесс поиска информации о прос- , то х продолжаетс  до момента считывани  с блока 24 пам ти отметки

х . „.

следующего временного интервала (следующа  смена текущей даты или перва  смена следующей,даты), при этом сра- батьшает первый блок 28 сравнени , выходной сигнал которого через элемент ИЛИ 30 поступает на вход сброса триггера 12 и переводит его в нулевое состо ние, вследствие чего элемент И 14 запираетс  и поступление импульсов быстрого счета на вход счетчика 23 прекращаетс . На табло блока 25 индикации индицируютс  смена и дата следующего временного интервала , сигнализиру  о том, что поиск информации о просто х в установленном временном интервале закончен .

В то же врем  выходной сигнал первой схемы 28 сравнени  устанавливает триггер 31 Б нулевое состо ние, в результате на первом выходе шифратора 27 вновь формируетс  код установленных смеНы и даты - схема приводитс  в исходное положение.

Таким образом, возможность Bbi6qi j- ки информации по любому произвольно выбранному временному интервалу и по- любой произвольно выбранной причине позвол ет значительно повысить оперативность использовани  накопленной устройством информации.

Claims (2)

1. Устройство дл  регистрации простоев оборудовани , содержащее датчики , генератор импульсов, выход которого соединен с первым входом первого элемента И, триггер, счетчик, элементы задержки, блок пам ти, выход которого подключен к первому входу первого блока сравнени , и блок регистрации времени, о т л и- ; чающеес  тем, что, с целью расширени  функциональных возможностей устройства путем обработки данных по различным параметрам работы, в него введены блок опроса, триггеры, коммутатор, переключатели, одновиб- ратор, элемент запрета, элементы И ШШ, НЕ, второй блок сравнени , блок ввода информации, блок индикации, шифратор и делитель частоты, выходы

датчиков соединены с первыми входами блока опроса, первьй и второй выходы которого подключены к первым входам соотве Г ственно элемента запрета и коммутатора, выходы которого соединены с информационными входами блока пам ти, выход которого подключен к первому шходу второго блока сравнени  и к входу блока индикации, второй и третий выходы генератора импульсов соединены соответственно с вторым входом блока опроса и с входом блока регистрации времени, первый, второй и третий выходы кото- рого подключены соответственно к второму и третьему входам коммутатор и к входу делител  частоты, выход которого соединен, с вторым входом элемента запрета и с первыми входами первого, второго элементов ИЛИ и первого триггера, пр мой выход которого подключен к четвертому входу коммутатора, инверсный выход первого триггера соединен с первым входом второго элемента И, выход которого подключен к п тому входу коммутатора , первый и второй выходы блока ввода информации соединены соответственно с первыми входами второго тригге- ра и шифратора, выходы которого подключены к вторым входам блоков срав-г нени , выходы которых через третий элемент ИЛИ соединены с вторым входом второго триггера, пр мой и инверсный выходы которого подключены соответственно к вторым входам первого и второго элементов И, выход первого из которых соединен с первым входом четвертого элемента ИЛИ и с вторым входом второго элемента ИЛИ, выход которого подключен к входу счетчика, выход которого соединен с адресным входом блока пам ти и через элемент НЕ - с третьим входом второ- го триггера и с первым входом п того элемента ИЛИ, вькод которого через .последовательно соединенные первый элемент .задержки и одновибратор подключен к второму входу первого триг

гера и к первому входу третьего триггера, выход которого через первьй переключатель соединен с управл ющим входом блока пам ти, выход элемента запрета подключен к третьему входу второго элемента ИЛИ и к второму входу первого элемента ИЛИ, выход которого соединен с вторыми

5 0 5 0 0 д

5

0

5

входами третьего триггера, п того и четвертого элементов ИЛИ,выходы второго переключател  и четвертого элемента ИЛИ через последовательно соединенные третий элемент И и второй элемент задержки подключены к тактовому входу блока пам ти, выход первого блока сравнени  через четвертый триггер соединен с вторым входом шифратора.

2. Устройство по п. 1, отличающеес  тем, что шифратор содержит преобразователь дес тичного кода в двоичный, сумматоры, элементы И, ИЛИ и переключатель, входы преобразовател  дес тичного кода в двоичный  вл ютс  первым входом, а его первые выходы - вторым выходом шифратора , второй выход преобразовател  дес тичного кода в двоичный соединен с первым входом первого разр да первого сумматора, первый выход которого подключен к первому входу первого разр да второго сумматора и к первому входу элемента ИЛИ, выход -которого соединен с первым входом переключател , второй выход первого сумматора подключен к первому входу второго разр да второго сумматора и к второму входу переключател , первый выход которого соединен с первым входом первого разр да третьего сумматора, объединенные второй вход первого разр да первого сумматора и первьш вход элемента И  вл ютс  вторым входом шифратора , третий выход сумматора подключён к второму входу элемента ИЛИ и к третьему входу переключател , третий выход преобразовател  дес тичного кода в двоичный соединен с первым входом второго разр да первого сумматора и с вторым входом элемента И, выход которого подключен к второму входу второго разр да второго сумматора, первьй, второй и третий выходы которого соединены соответственно с четвертым, п тым и шестым входами переключател , четвертые выходы преобразовател  дес тичного кода в двоичный подключены к вторым входам всех разр дов третьего сумматора, второй, третий выходы переключател  и выходы третьего сумматора  вл ютс  первым выходом шифратора .