SU1262502A1 - Устройство дл поиска перемежающихс неисправностей - Google Patents
Устройство дл поиска перемежающихс неисправностей Download PDFInfo
- Publication number
- SU1262502A1 SU1262502A1 SU853856223A SU3856223A SU1262502A1 SU 1262502 A1 SU1262502 A1 SU 1262502A1 SU 853856223 A SU853856223 A SU 853856223A SU 3856223 A SU3856223 A SU 3856223A SU 1262502 A1 SU1262502 A1 SU 1262502A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- counter
- information
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано при наладке и ремонте цифровых вычислительных машин, в частности дл поиска перемежаюш ,ихс неисправностей. Целью изобретени вл етс расширение функциональных возможностей устройства за счет возможности производить контроль любых периодических импульсных последовательностей и останов контролируемого прибора в момент обнаружени перемежающейс неисправности . Устройство содержит триггер ввода, сдвигаюший регистр, схему сравнени , два счетчика, два блока индикации, блок цифровой задержки, триггер пуска, триггер останова, шесть элементов И и три элемента ИЛИ. 3 ил.
Description
|С
О5
ю сд
Изобретение относитс к вычислительной технике и может быть использовано при наладке и ремонте цифровых вычислительных машин, в частности дл поиска перемежающихс неисправностей.
Целью изобретени вл етс расширение функциональных возможностей устройства за счет возможности контрол любых периодических импульсных последовательностей .
На фиг. 1 представлена структурна схема устройства; на фиг. 2 - схемы блока цифровой задержки и блока запуска соответственно .
Устройство (фиг. 1) содержит вход 1 контролируемых .сигналов устройства, блок 2 ввода, сдвигаюш,ий регистр 3, схему 4 сравнени , блок 5 регистрации неисправностей, состо ший из второго счетчика 6, второго блока 7 индикации, третьего элемента ИЛИ 8, блок 9 запуска, блок 10 сдвигов, состо ший из первого счетчика 11, первого блока 12 индикации, блока 13 цифровой задержки , третьего элемента И 14, блок 15 управлени , состо ший из триггера 16 пуска , триггера 17 останова, первого 18, второго 19, п того 20, четвертого 21, шестого 22, элементов И, первого 23 и второго 24 элементов ИЛИ, входов блокировки 25, сброса 26, установки Б ноль 27, выхода 28 останова устройства, триггер ввода 29.
Блок цифровой задержки (фиг. 2) содержит счетчик 30, дешифратор 31, переключатель 32, триггер 33.
Блок запуска (фиг. 3) содержит первый триггер 34, первый элемент И 35, второй триггер 36, второй элемент И 37, элемент ИЛИ 38, третий элемент И 39, переключатель 40, четвертый элемент И 41.
Блок ввода 2 обеспечивает занесение провер емой информации в сдвигаюший регистр 3 и в схему 4 сравнени . Он может содержать схему контрол входного сигнала по уровню, может иметь регулируемый уровень срабатывани . В простейшем случае блок ввода может состо ть из D-триггера, который устанавливаетс синхроимпульсами , как и показано на фиг. 1. Сдвигаюший регистр 3 имеет N разр дов и служит дл хранени контролируемой импульсной последовательности . После каждого цикла проверки информаци в регистре 3 обновл етс . Блок 9 запуска осуш.ествл ет запуск устройства в определенные, интересуемые регулировшика, моменты времени. Он построен по известным принципам, запуск егсс может осуш,ествл тьс по совпадению сигналов на входе, по совпадению двух или более слов на входе, по последовательному приходу на вход сигналов А, В, С.
На фиг. 3 в качестве примера приведена схема блока запуска, котора позвол ет осуществл ть запуск по совпадению трех сигналов или по последовательному приходу
двух сигналов соответственно на входы А и В Вход С в этом случае вл етс стробирующим . Переключатель 40 служит дл переключени вида запуска. Блок 13 цифровой
задержки позвол ет задержать контроль входной информации на K-N тактов, где N - длина регистра 3, К - О, 1,2..., т.
Устройство работает следующим образом .
Перед началом работы производитс подготовка устройства и контролируемого прибора к работе.
Факт наличи перемежающейс неисправности определ етс либо аппаратными средствами контрол провер емого прибора,
либо програ.ммным путем, если неисправность - в цеп х, не охваченных аппаратным контролем.
Дл поиска неисправности необходимо зациклить операцию или участок программы. Щуп устройства соедин етс с контролируемым сигналом, например с выходом триггера «Переход при контроле процессора, на вход СИ устройства подаетс сигнал опроса триггера «Переход, входы А, В, С блока 9 запуска соедин ютс с теми выхода.ми
дешифратора операций контролируемого процессора, которые соответствуют выбранному регулировщиком моменту запуска по зацикливаемой программе. Гнездо 26 устройства соедин етс с входом триггера «Останов или входом «Блокировка СИ контролируемого процессора. Блок цифровой задержки 13 устанавливаетс на нулевую задержку, при этом на втором выходе блока 13 будет установлен сигнал логической единицы. Тумблер 25 «Останов по неисправности устанавливаетс в положение «Блокировка . Кнопкой 27 «Установка О производитс установка нул счетчика 11 сдвигов , блока 13 цифровой задержки и устанавливаетс в нулевое состо ние триггер 16 «Пуска. На этом подготовка к работе устройства закончена.
В контролируемом приборе запускаетс циклическа программа. После последовательного прихода сигналов на входы А и Б блока 9 запуска производитс запуск устройства . Триггер 16 пуска устанавливаетс
в единичное состо ние и синхроимпульсы через элементы И 18, 19 поступает на сдвигающий вход регистра 3 и на вход схемы 4 сравнени . Первый контрольный цикл вл етс циклом сбора информации.
На регистр 3 принимаютс N разр дов контролируемой импульсной последовательности . После приема первых N разр дов счетчик 11 сдвигов переполн етс , сигнал переполнени через элемент И 14 сбрасывает триггер 16 пуска. Подача СИ на блок
4 контрол и сдвигающий регистр 3 прекращаетс .
Последующие разр ды контролируемой импульсной последовательности не контролируютс . Так как перед первым контрольным циклом в регистре 3 информаци отсутствовала , то блок регистрации 5 неисправностей зафиксирует серию неисправностей, котора сбрасываетс кнопкой 26 «Сброс. Если требуетс зафиксировать контролируемый прибор в момент обнаружени неисправности , то тумблер 25 «Останов по неисправности следует установить в положение «Останов.
В последующих циклах контрол в начале цикла в последнем N-M разр де регистра 3 будет хранитьс значение первого разр да контролируемой импульсной последовательности предыдущего цикла. Это значение сравниваетс с новым значением. Сравнение происходит по СИ. По заднему фронту СИ производитс сдвиг регистра 3 на один разр д, после чего в последнем разр де регистра 3 окажетс значение второго разр да предыдущего цикла.С приходом следующего синхроимпульса происходит прием второго разр да контролируемой последовательности в блок 2 ввода и контроль его схемой 4 сравнени . В случае обнаружени несовпадени информации сигнал неисправности фиксируетс в счетчике 6 блока 5 регистрации неисправностей. Если при этом тумблер 25 «Останов по неисправности находитс в положении «Останов, то сигнал неисправности из блока 5 регистрации неисправностей через элемент И 22 установит в единичное состо ние триггер 17 и произведет сброс триггера 16 «Пуск. Подача СИ в устройство прекратитс , на счетчике 11 сдвигов будет установлен номер СИ, на котором произощла неисправность. Контролируемый прибор остановитс и по индикации можно определить операцию и адрес команды, при которой ложно вырабатываетс сигнал «Переход.
Если в первых N тактах контролируемой импульсной последовательности неисправность не будет обнаружена, то следует приступить к контролю следующих тактов с номера N + 1 по 2N. Дл этого в блоке 13 цифровой задержки устанавливаетс задержка , равна I, при этом на обоих выходах блока 13 цифровой задержки будет логический ноль. В момент запуска устанавливаетс триггер 16 пуска, но синхроимпульсы подаютс только на счетчик 11 сдвигов. После отсчета N синхроимпульсов сигнал переполнени поступает на вход блока 13 цифровой задержки, на втором выходе которого установитс логическа единица, синхроимпульсы через элементы И 18 и 19 начнут поступать на С-вход сдвигающего регистра 3 и вход схемы 4 сравнени , осуществл прием и сравнение поступающей информации с такта N -|- 1 по такт с номером 2N, как было указано. После отсчета еще N синхроимпульсов сигнал переполнени с выхода счетчика 11 сдвигов, поступа на
вход блока 13 цифровой задержки, устанавливает первый выход блока 13 в состо ние логической единицы, на выходе элемента И 14 вырабатываетс сигнал «Конец цикла, который сбрасывает триггер 16 пуска.
Таким образом, переставл на блоке 13
цифровой задержки различные задержки,
будет производитьс контроль различных
участков контролируемой импульсной по следовательности.
При обнаружении неисправности, последовательно переставл щуп по цепи провер емого сигнала, локализуетс неисправный блок или элемент.
5
Блок 13 цифровой задержки работает следующим образом.
С помощью переключател 32 устанавливаетс требуема задержка, например «3. После запуска устройства счетчик 11 сдви0 гов начинает счет импульсов, через N импульсов возникает сигнал переполнени . Счетчик 30 фиксирует количество сигналов переполнени . Как только количество сигналов переполнени будет равно «3, на «тре5 тьем выходе дещифратора 31 установитс сигнал логической единицы, который через переключатель 32 подаетс на элемент И 19. Через последний СИ подаютс на С-вход регистра 3, осуществл прием информации. Таким образом, прием информации началс
0 через N-3 тактов после формировани сигнала «Пуск. Следующий сигнал переполнени переводит счетчик 30 в состо ние «4. На выходе «3 дешифратора 31 установитс сигнал логического нул , который через элемент И 19 прекратит подачу СИ на регистр
3 сдвига и установит в единичное состо ние D-триггер 33. Единичный выход D-триггера 33 разрещает через элемент -И 14 проход сигнала «Переполнение на сброс триггера 16 пуска.
0
Последний сбрасываетс , подача СИ в
счетчик 11 сдвигов прекращаетс до следующего формировани сигнала «Пуск. Максимальное врем задержки такой схемы равно N-10 тактов, где N - разр д5 ность регистра 3. При N равном 32 это позвол ет контролировать (поэтапно) выполнение программы до 320 команд от момента запуска или выполнение операции в устройстве длиною до 320 тактов. Предполагаетс , что дл портативных диагностичес0 ких устройств этого достаточно. Увеличить максимальную задержку можно путем увеличени количества переключателей, счетчиков , дещифраторов, причем дл каждой позиции («дес тки, «сотни), схема будет
Claims (1)
- 5 аналогична рассмотренной. Выход «Переполнение счетчика «единиц будет соедин тьс с входом + 1 счетчика «дес тки и т.д. Формула изобретени Устройство дл поиска перемежающихс неисправностей, содержащее триггер ввода информации, сдвигающий регистр, схему сравнени , первый блок индикации, триггер пуска и триггер останова, первый, второй и третий элементы И и элемент ИЛИ, причем информационный вход триггера ввода информации вл етс входом контролируемых сигналов устройства, а выход соединен с входом первого информационного разр да сдвигающего регистра и первым информационным входом схемы сравнени , отличающеес тем, что, с целью расширени функциональных возможностей устройства за счет возможности контрол любых периодических импульсных последовательностей, в него введены два счетчика, блок цифровой задержки , второй блок индикации, четвертый, п тый, шестой элементы И, второй и третий элементы ИЛИ, причем первый вход первого элемента И вл етс входом синхронизации устройства, а второй вход соединен с единичным выходом триггера пуска, выход первого элемента И соединен с входами синхронизации триггера ввода информации и первого счетчика и первым входом второго элемента И, выход которого соединен с входами синхронизации сдвигающего регистра и схемы сравнени , выход переполнени первого счетчика соединен со счетным входом блока цифровой задержки и первым входом третьего элемента И, группа информационных выходов первого счетчика соединена с группой входов первого блока индикации, первый выход блока цифровой задержки соединен с вторым входом третьего элемента И, выход которого соединен с первым входом первого элемента ИЛИ, выход которого соединен с R-входом триггера пуска, инверсный выход которого соединен с первым входом четвертого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с установочными входами первого счетчика и блока цифровой задержки, второй выход которого соединен с вторым входом второго элемента И, вход запуска устройства соединен с первым входом п того элемента И, выход которого соединен с входом синхронизации триггера пуска и вторым входом четвертого элемента И, D-вход триггера пуска подключен к шине единичного потенциала, выход схемы сравнени соединен с входом синхронизации второго счетчика, группа информационных выходов которого соединена с группой входов второго блока индикации и с группой входов третьего элемента ИЛИ, выход которого соединен с первым входом шестого элемента И, второй вход которого подключен к входу блокировки устройства, выход шестого элемента И соединен с S-входом триггера останова, единичный выход которого соединен с вторым входом первого элемента ИЛИ и вл етс выходом останова устройства, вход сброса устройства подключен к R-BXOду триггера останова и установочному входу второго счетчика, инверсный выход триггера останова соединен с вторым входом п того элемента И, вход установки в ноль устройства подключен к второму входу второго элемента ИЛИ и к третьему входу первого элемента ИЛИ, выход последнего разр да сдвигающего регистра соединен с вторым информационным входом схемы сравнени , причем блок цифровой задержки содержит счетчик, дешифратор, переключатель и триггер, выход которого вл етс первым выходом блока цифровой задержки, счетный вход счетчика вл етс счетным входом блока цифровой задержки, установочный вход блока цифровой задержки подключен к входу сброса счетчика и R-входу триггера , D-вход которого подключен к щине единичного потенциала, информационные выходы счетчика соединены с информационными входами дешифратора, информационные выходы дешифратора подключены к неподвижным контактам переключател , подвижный контакт которого подключен к второму выходу блока цифровой задержки и к входу синхронизации триггера./7ог.,.о аЛог .„ / 0Vai .f
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853856223A SU1262502A1 (ru) | 1985-02-12 | 1985-02-12 | Устройство дл поиска перемежающихс неисправностей |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853856223A SU1262502A1 (ru) | 1985-02-12 | 1985-02-12 | Устройство дл поиска перемежающихс неисправностей |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1262502A1 true SU1262502A1 (ru) | 1986-10-07 |
Family
ID=21163069
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853856223A SU1262502A1 (ru) | 1985-02-12 | 1985-02-12 | Устройство дл поиска перемежающихс неисправностей |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1262502A1 (ru) |
-
1985
- 1985-02-12 SU SU853856223A patent/SU1262502A1/ru active
Non-Patent Citations (1)
Title |
---|
Возможности новейших анализаторов временных последовательностей. Электроника, 1979, № 7. Авторское свидетельство СССР № 920732, кл. G 06 F 11/22, 1979. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0341853B2 (ru) | ||
SU1262502A1 (ru) | Устройство дл поиска перемежающихс неисправностей | |
SU1381511A1 (ru) | Устройство дл поиска перемежающихс неисправностей | |
SU1495799A1 (ru) | Сигнатурный анализатор дл поиска перемежающихс неисправностей | |
SU1160417A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1374262A1 (ru) | Устройство дл регистрации простоев оборудовани | |
SU1388872A2 (ru) | Устройство дл фиксации неустойчивых сбоев | |
SU1264186A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1223235A1 (ru) | Устройство дл контрол времени выполнени программ | |
SU1367015A1 (ru) | Устройство дл контрол логических блоков | |
RU2020423C1 (ru) | Многоканальный регистратор | |
SU1483456A1 (ru) | Устройство дл контрол цифровых узлов | |
SU1249591A1 (ru) | Запоминающее устройство с самоконтролем | |
SU1725221A1 (ru) | Устройство дл обработки реакции логических блоков | |
SU1338028A2 (ru) | Устройство выделени одиночного @ -го импульса | |
SU319907A1 (ru) | Библиотека 1 | |
SU1474655A2 (ru) | Устройство дл контрол времени выполнени программы | |
SU1269139A1 (ru) | Устройство дл контрол цифровых узлов | |
SU970283A1 (ru) | Устройство дл поиска неисправностей в логических узлах | |
SU1705875A1 (ru) | Устройство дл контрол оперативной пам ти | |
SU1448339A1 (ru) | Устройство дл контрол и индикации отказов | |
SU1377829A1 (ru) | Устройство дл контрол параметров | |
SU1317667A1 (ru) | Устройство дл контрол тракта передачи данных | |
SU441532A1 (ru) | Устройство дл обнаружени неисправностей в логических схемах | |
SU1571552A1 (ru) | Устройство дл контрол программных автоматов |