SU1474655A2 - Устройство дл контрол времени выполнени программы - Google Patents

Abstract

Изобретение относитс  к вычислительной технике и может найти применение в микропроцессорных измерительных и управл ющих системах. Целью  вл етс  расширение функциональных возможностей устройства. Устройство содержит счетчики 1,2 импульсов, генератор 4 тактовых импульсов, триггеры 6,8, элементы ИЛИ 10,25, элементы задержки 14,22, счетчики 19,27, регистр сбоев 24. Введение двух цифровых счетчиков, одного элемента задержки, одного элемента ИЛИ и регистра позвол ет контролировать количество сбоев в микропроцессорной системе за определенный промежуток времени и таким образом вы вл ть необходимость в дополнительных меропри ти х по обеспечению помехоустойчивости системы. 4 ил.

Description

20 21 фаг.1

ИЛИ 25, второй вход элемента ИЛИ 25 соединен с входом 21 установки в нуль, выход элемента ИЛИ 25 соединен с входом 26 установки в нуль счетчи- 5 ка 27, счетный вход 28 которого соединен с выходом 12 первого элемента ИЛИ 10, информационный выход 29 счетчика 27 соединен с информационным входом регистра 24, а выход 30. вл етс  выходом числа сбоев программы за врем  контрол .

Устройство работает следующим образом ,

В начальный момент сигналами 06Изобретение относитс  к вычислительной технике, может найти применение в микропроцессорных измерительных и управл ющих системах и  вл етс  усовершенствованием устройства по авт.св. № 1298753.

Целью изобретени   вл етс  расширение функциональных возможностей устройства за счет регистрации числа сбоев в течение определенного времени Ю работы микропроцессорной системы.

На фиг. 1 представлена функциональна  схема устройства дл  контрол  времени выполнени  программы в микропроцессорной системе; на фиг. 2 - 15 щий сброс или Включение питани  временна  диаграмма работы устройства производитс  общий сброс системы, дл  нормальной последовательности выполнени  программы; на фиг. 3 - временна  диаграмма работы устройства при отсутствии контрольных импульсов 20 контрольный импульс. Команды програм- на шинах портов вывода; на фиг. 4 - мы5 формирующие данный импульс, могут временна  диаграмма работы устройства при зацикливании микропроцессорной системы на командах выдачи контрольных импульсов.

Устройство содержит счетчики 1 и 2 импульсов, счетные входы которых соединены с выходом 3 генератора 4 тактовых импульсов, выход 5 счетчика 2 соединен с входом RS-триггера 6, инверсный выход 7 которого соединен

с информационным входом D-триггера 8, выход 9 D-триггера 8 соединен с первым

и она переходит на выполнение соответствующей программы. Микропроцессорна  система формирует на выходе

25

- 30

а выход 11

входом элемента ИЛИ 10, счетчика 1 - с вторым мента ИЛИ 10, выход 12 которого  вл етс  выходом сбо  программы, вход 13 признака работы программы соединен с тактовыми входами D-триггера 8 и с входом элемента 14 задержки, выход 15 которого соединен с входами начальной установки RS- триггера 6, D-триггера 8 и входами записи первого 1 и второго 2 счетчинапример , размещатьс  в самом конце программы. При циклическом выполнении этой программы на входе 13 периодически по вл етс  контрольный импульс . Коды максимального и минийаль- ного времени выполнени  программы соответственно на входы 16 и 17 могут поступать, например, от специальных задатчиков кодов либо из микропроцессорной системы. При нормальном выполнении программы запись кода происходит до того, как по витс  импульс переноса с выхода 11 счетчи- входом эле- 35 ка 1 (фиг. 2). Импульс переноса со счетчика 2 по вл етс  на выходе 5 через врем  t,, которое незначительно меньше минимального времени, необходимого дл  выполнени  соответст- 40 вующей программы. Этот импульс переноса устанавливает RS-триггер 6 в единичное состо ние, следовательно, на инверсном выходе триггера - нулевое состо ние. При поступлении контков импульсов, входы 16 и 17  вл ютс  45 рольного импульса на тактовый вход

D-триггера 8 состо ние выходов D- триггера не измен етс . Следовательно , на выходе 12 элемента ИЛИ 10 не по вл етс  импульс наличи  сбо  провходами задани  кодов максимального и минимального времени работы программы , причем выход 3 генератора 4 тактовых импульсов соединен со счетным входом 18 счетчика 19, вход 20 которого  вл етс  входом задани  кода времени контрол , вход начальной установки счетчика 19 соединен с, входом 21 установки в нуль, выход счетчика 19 соединен соответственно с входом второго элемента 22 задержки и входом 23 записи регистра 24 сбоев, выход элемента 22 задержки соединен с первым входом элемента

ИЛИ 25, второй вход элемента ИЛИ 25 соединен с входом 21 установки в нуль, выход элемента ИЛИ 25 соединен с входом 26 установки в нуль счетчи- ка 27, счетный вход 28 которого соединен с выходом 12 первого элемента ИЛИ 10, информационный выход 29 счетчика 27 соединен с информационным входом регистра 24, а выход 30. вл етс  выходом числа сбоев программы за врем  контрол .

Устройство работает следующим образом ,

В начальный момент сигналами 06

щий сброс или Включение питани  производитс  общий сброс системы, контрольный импульс. Команды програм- мы5 формирующие данный импульс, могут

щий сброс или Включение питани  производитс  общий сброс системы, контрольный импульс. Команды програм мы5 формирующие данный импульс, могу

и она переходит на выполнение соответствующей программы. Микропроцессорна  система формирует на выходе

а

- 30

- 35 40

D-триггера 8 состо ние выходов D- триггера не измен етс . Следовательно , на выходе 12 элемента ИЛИ 10 не по вл етс  импульс наличи  сбо  программы .

В случае сбо  программы, вызванного остановом или зацикливанием на участке программы, в который не вход т команды, формирующие контрольный

импульс на входе 13, контрольный импульс не по вл етс , т.е. в этом случае не происходит перезапись кода максимального времени выполнени  программы в счетчик 1. Поэтому через

врем  tj, равное максимальному времени выполнени  программы, на выходе 11 счетчика 1 по вл етс  импульс переноса . Этот импульс через элемент ИЛИ 10 поступает на выход 12, сигнализиру  об сбое. Этот же импульс обеспечивает (фиг. 3) перезапуск программы микропроцессорной системы.

В случае, если имеет место зацикливание программы на каком-либо участке , в состав которого вход т команды посылки контрольного импульса, то врем  между по влени ми контрольного импульса меньше минимального времени выполнени  программы. Импульс переноса, следовательно, со счетчика 2 еще не по вл етс  на выходе 5, когда на тактовый вход D-триггера поступает контрольный импульс. Так как инверсный выход RS-триггера 6 находитс  в единичном состо нии, то при поступлении контрольного импульса происходит установка D-триггера 8. Через врем , равное времени задержки, происходит сброс D-триггера 8 с помощью контрольного импульса, задержанного за счет элемента 14 задержки. Таким образом, на выходе 9 формируетс  импульс, который поступает на.вход элемента ИЛИ 10 и далее на выход 12 устройства. Причем элемент 14 задержки служит дл  формировани  необходимой длительности импульса, поступающего на выход 12 сбо  программы (фиг. 4).

0

5

5 Q 5

0

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  времени выполнени  программы по авт. св. № 1298753, отличающеес  тем, что, с целью расширени  функциональных возможностей за счет регистрации числа сбоев в течение определенного времени работы микропроцессорной системы, в устройство введены третий и четвертый счетчики, .элемент задержки, второй элемент ИЛИ и регистр сбоев, причем установочный и вход сброса третьего счетчика подключены соответственно к входу задани  кода времени контрол  и входу начальной установки устройства, счетный вход третьего счетчика соединен с выходом генератора тактовых импульсов , выход третьего счетчика подключен к входу записи регистра сбоев и входу элемента задержки, выход которого соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом сброса четвертого счетчика, счетный вход и выход которого подключены соответственно к выходу сбо  устройства и информационному входу регистра сбоев, вход начальной установки которого объединен с вторым входом второго элемента ИЛИ и подключен к входу начальной установки устройства, выход регистра сбоев  вл етс  выходом числа сбоев устройства.

   Фиг. 2

   Фие.З