SU781814A1 - Устройство управлени - Google Patents
Устройство управлени Download PDFInfo
- Publication number
- SU781814A1 SU781814A1 SU782702628A SU2702628A SU781814A1 SU 781814 A1 SU781814 A1 SU 781814A1 SU 782702628 A SU782702628 A SU 782702628A SU 2702628 A SU2702628 A SU 2702628A SU 781814 A1 SU781814 A1 SU 781814A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- clock
- distribution unit
- pulse distribution
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
Изобретение относитс к вычислительной технике и предназначено дл управлени выполнением операций ЦВМ.
Известно устройство управлени полусинхронного типа, в котором управление малотактными операци ми осуществл етс по синхронному принципу, а мйюготактными - по асинхронному 11.
Недостаток этого устройства - нерегул рность структуры и непроизводительные затраты времени при синхронном выполнении операций.
Наиболее близким по технической сущности к предлагаемому вл етс устройство управлени с асинхронным принципом выполнени one- раций , реализованное на базе распределени j импульсов, содержащее генератор тактов, счетчик тактов, дешифратор тактов, регистр команд , дешифратор команд и блок распределени импульсов. Врем (количество тактов) выполнени каждой операции индивидуально, поскольку импульс окончани операции вьтбираетс из BpeKicHHoii диаграммы тактов произвольно в соответствии с кодом команды (операции). Это обеспечивает минимальное врем вьшолнеш1 программы при достаточно простой и регул рной структуре устройства управлени 2.
Недостатком известного устройства вл етс низка функциональна гибкость в отладочных и диагностических режимах обусловленна тем, что известное устройство может работать только в динамике, непрерывно выполн операцию за операцией, это не позвол ет детально просмотреть состо ни автоматов и логических схем ЦВМ, зафиксировать состо тм блоков ЦВМ при сбо х и авари х.
Цель изобретени - повыщение надежности.
Поставленна цель достигаетс тем, что в устройство управлени , содержащее генератор тактов, счетчик тактов, установочный вход которого соединен с выходом предустановки блока распределени импульсов, выход счетчика тактов соединен со входом дешифратора тактов, выход которого соединен с тактовым входом блока распределени импульсов, выход модификации которого соединен с информационным входом регистра команд, выход которого соединен с дешифратором команд, выход которого соединен со входом кодов условий блока
распределени импульсов и со входом кодов условий устройства, управл ющий выход блока распределени импульсов вл етс выходом управл ющих сигналов устройства, введены триггер, элементы И, ИЛИ, регистр сдвига, причем выход триггера соединен со входом кодов условий блока распределени импульсов и с первым входом элемента И, второй вход которого соединен с выходом генератора тактов и с тактовым входом регистра сдвига, Ьход разрешени которого соединен с выходом конца операции блока распределени импульсов , выход повторного запуска которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с тактовым входом блока распределени импульсов и вл етс входо сигналов сталкивани устройства, выход элемента ИЛИ соединен с установочным входом триггера, вход сброса которого соединен с выходом конпд операции блока распределени импульсов, выход элемента И соединен с тактовым входом счетчика тактов.
На чертеже изображена функциональна схема устройства.
Устройство содержит генератор 1 тактов, элемент И 2, счетчик 3 тактов, дешифратор 4 тактов, регистр 5 команд, дешифратор 6 команд , блок 7 распределени импульсов, регистр 8 сдвига, триггер 9, элемент ИЛИ 10, вход 11 кодов условий, вход 12 сигналов сталкивани , выход 13 управл ющих сигналов.
Устройство работает следующим образом.
При нормальном рабочем функционировании устройства управлени ЦВМ триггер 9 устанавливаетс в единичное состо ние, и разрешающий сигнал с его выхода поступает на первый вход элемента И 2 и на вход кодов условий блока распределени импульсов, при этом разрешаетс прохождение выходных сигналов тактового генератора 1 через элемент И 2 на вход счетчика 3 тактов и поступление с управл ющего выхода блока 7 распределени импулсов на выход 13 управл юи1их сигналов, формирование которых происходит следующим образом.
Тактовые сигналы модифицируют состо ни счетчика 3 тактов, которые дешифрируютс дешифратором 4. С выходов дешифратора 4 тактов, разнесенные во времени и в пространстве , сигналы базовой временной диаграммы подаютс на тактовый вход блока 7 распределени импульсов. Код текущей команды, записанный в регистре 5 команд, через дешифратор 6 команд поступает на вход кодов условий блока 7 распределени импульсов, на который постзшают по входу 11 коды логических условий. Сигнальт базовой временной тщаграммы, стробируемые в блоке распредегёНи импульсов кодом команды и кодами
логических условий, преобразуютс в последовательность выходных управл кщих сигналов, которые с управл ющего выхода блока распределени импульсов подаютс на выход 13.
После того, как сформированы все выходные управл ющие сигналы, необходимые дл всех микроопераций текущей команды, в блок распределени импульсов вырабатываетс сигнал конца операции, сбрасывающий триггер 9.
Нулевое состо ние триггера 9 запрещает поступление тактовых импульсов на вход счетчика 3 тактов, вследствие чего формирование базовой временной диаграммы завершаетс .
Одновременно сигнал конца операции поступает на вход регистра 8 сдвига, разреша формирование на его выходах сигналов временной диаграммы переходов, подаваемых на блок 7 распределени импульсов. Сигналы временной диаграммы перехода, стробируемые кодами команд и условий, преобразовываютс в сигналы опроса схем контрол , предустановки счетчика тактов, модификации регистра команд, другие служебные сигналы и в сигнал повторного запуска опорной временной диаграммы.
Если логические услови разрешают нормальное продолжение выполнени программы, сигнал с выхода повторного запуска блока 7 распределени импульсов через ИЛИ 10 устанавливает триггер 9 в единичное состо ние, чем разрешает поступление тактовых импульсов на вход счетчика 3 тактов и, следовательно, формирование очередной опорной временной диаграммы.
Если логические услови запрещают нормальнос продолжение выполнени программы, сигнал повторного запуска не вырабатываетс . В этом случае дальнейшее выполнение команд инициируетс сигналом сталкивани , поступающим по входу 12 на тактовый вход блока 7 распределени импульсов и через элемент ИЛИ 10 на установочный вход триггера 9. Сигналы сталкивани могут быть либо одиночными сигналами, либо следовать с определенной частотой.
Claims (2)
- В устройстве полна временна диаграмма при выполнении каждой команды содер хит два участка - участок опорной диаграммы и участок диаграммы перехода, каждый из них в общем имеет переменную длину. Опорна диаграмма запускаетс по условию, диаграмма перехода - безусловно, следовательно формирователь опорной диаграммы работает в старт-стопном режиме. Благодар этому, а также поскольку логические услови включают признаки аварий и режимов, данна структура реализует всевозможные режимы (нормальное выполнение программы, остановка по аварии, циклический запуск участка программы , просмотр программы по комавдам или. по участкам и т.д.) Описанные возможности предлагаемого устройства позвол ют детально исследовать аппаратуру ЦВМ при помощи средств индикации, осциллографов, анализаторов логических состо ний, при этом Ьущественно облегчаетс отладка программы. Формула изобретени Устройство управлени , содержащее генератор тактов, счетчик тактов, установочный вход которого соединен с выходом предустановки блока распределени импульсов, выход счетчика тактов соединен со входом дещифратора тактов, выход которого соединен с тактовым входом блока распределени импульсов, выход модификавди которого соединен с информационным входом регистра команд, выход которого соединен с дещифратором команд, выход которого соединен со входом кодов условий блока распределени импульсов и со входом кодов условий устройства, управл ющий выход блока распределени импульсов вл етс выходом управл юищх сигналов устройства, о тличающеес тем, что, с целью повышени надежности устройства, в него введены триггер, элементы И, ИЛИ, регистр сдвига, причем выход триггера соединен со входом кодов условий блока распределени импульсов и с первым входом элемента И, второй вход которого соединен с выходом генератора тактов и с тактовым входом регистра сдвига, вход разрешени которого соединен с выходом конца операции блока распределени импуль- . сов, выход повторного запуска которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с. тактовым входом блока распределени импульсов и вл етс входом сигналов сталкивани устройства, выход элемента ИЛИ соединен с установочным входом триггера, вход сброса которого соединен с выходом конца операции блока распределени , импульсов, выход элемента И соединен с тактовым входом счетчика тактов. Источники информации, прин тые во внимание при экспертизе 1. Самофалов К. Т., Корнейчук В. И. и Тарасенко В. П. Электронные цифровые вычислительные машины. К., 1976, рис. 316.
- 2. Самофалов К. Т., Корнейчук В. И. и Тарасенко В. П.. Электронные цифровые вычислительные машины. К., 1976 рис. 314, 315 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782702628A SU781814A1 (ru) | 1978-12-22 | 1978-12-22 | Устройство управлени |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782702628A SU781814A1 (ru) | 1978-12-22 | 1978-12-22 | Устройство управлени |
Publications (1)
Publication Number | Publication Date |
---|---|
SU781814A1 true SU781814A1 (ru) | 1980-11-23 |
Family
ID=20800988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782702628A SU781814A1 (ru) | 1978-12-22 | 1978-12-22 | Устройство управлени |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU781814A1 (ru) |
-
1978
- 1978-12-22 SU SU782702628A patent/SU781814A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3764992A (en) | Program-variable clock pulse generator | |
US4379993A (en) | Pulse failure monitor circuit employing selectable frequency reference clock and counter pair to vary time period of pulse failure indication | |
SU781814A1 (ru) | Устройство управлени | |
SU959084A1 (ru) | Устройство дл контрол работоспособности счетчика | |
SU1141415A1 (ru) | Сигнатурный анализатор | |
SU1170455A1 (ru) | Микропрограммный модуль | |
SU1200270A1 (ru) | Устройство управлени шаговым режимом микропроцессора | |
SU928360A1 (ru) | Устройство дл контрол времени выполнени программ | |
SU1562919A1 (ru) | Устройство дл имитации сбоев и неисправностей цифровой вычислительной машины | |
SU1481768A1 (ru) | Сигнатурный анализатор | |
SU783958A1 (ru) | Устройство дл формировани серии импульсов | |
SU739539A1 (ru) | Процессор | |
SU1275447A2 (ru) | Устройство дл контрол источника последовательности импульсов | |
SU1166294A1 (ru) | Распределитель | |
SU488209A1 (ru) | Резервированный генератор тактовых импульсов | |
SU1571571A1 (ru) | Устройство дл ввода информации | |
SU1474655A2 (ru) | Устройство дл контрол времени выполнени программы | |
SU1534463A1 (ru) | Устройство дл встроенного контрол блоков ЦВМ | |
SU1691851A1 (ru) | Устройство дл планировани радиолиний спутниковой св зи | |
SU1539776A1 (ru) | Устройство микропрограммного управлени | |
SU1410048A1 (ru) | Устройство сопр жени вычислительной системы | |
SU853814A1 (ru) | Устройство дл контрол распре-дЕлиТЕл иМпульСОВ | |
SU1113803A1 (ru) | Устройство приоритетного прерывани дл микро-ЭВМ | |
SU1264186A1 (ru) | Устройство дл контрол цифровых блоков | |
SU1679625A1 (ru) | Счетное устройство |