RU1786486C - Устройство микропрограммного управлени - Google Patents

Устройство микропрограммного управлени

Info

Publication number
RU1786486C
RU1786486C SU894734412A SU4734412A RU1786486C RU 1786486 C RU1786486 C RU 1786486C SU 894734412 A SU894734412 A SU 894734412A SU 4734412 A SU4734412 A SU 4734412A RU 1786486 C RU1786486 C RU 1786486C
Authority
RU
Russia
Prior art keywords
output
input
register
micro
multiplexer
Prior art date
Application number
SU894734412A
Other languages
English (en)
Inventor
Александр Кириллович Трещановский
Original Assignee
Научно-исследовательский институт точной технологии
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Научно-исследовательский институт точной технологии filed Critical Научно-исследовательский институт точной технологии
Priority to SU894734412A priority Critical patent/RU1786486C/ru
Application granted granted Critical
Publication of RU1786486C publication Critical patent/RU1786486C/ru

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

Изобретение относитс  к вычислительной технике. Целью изобретени   вл етс  2 сокращение емкости блока пам ти микрокоманд . Устройство микропрограммного управлени  содержит блок формировани  импульсов, регистр адреса, с первого по третий мультиплексоры, блок пам ти микрокоманд , регистр микрокоманд, первый и второй регистры-счетчики, генератор тактовых импульсов, первый и второй триггеры пуска, дешифратор, с первого по третий элементы И, первый и второй элементы ИЛИ, вспомогательный регистр, одновибратор. Введение в состав известного устройства регистра адреса, вспомогательного регистра , второго и третьего мультиплексоров, 6д- новибратора и блока формировани  импульсов и р да новых св зей позвол ет достичь цели изобретени . 3 ил.

Description

ел С
Устройство относитс  к вычислительной технике и может быть использовано дл  управлени  аппаратурой со сложным алгоритмомработы , в частности, контрольно-измерительным оборудованием .
Целью изобретени   вл етс  сокращение емкости блока пам ти микрокоманд.
На фиг.1 приведена блок-схема предлагаемого устройства; на фиг,2 - блок-схема блока управлени ; на фиг.З - временна  диаграмма работы устройства.
Устройство содержит блок 1 управлени , регистр адреса 2, второй мультиплексор 3, первый 4 и второй 5 регистры-счетчики, блок пам ти 6 микрокоманд , регистр микрокоманд 7, исполнительное устройство 8, третий мультиплексор 9, первый мультиплексор 10, регистр 11, вход
сброса 12, вход запуска 13 и выход состо ни  14.
Блок 1 содержит дешифратор 15, пер- вый 16 и второй 17 элементы ИЛИ, первый 18, второй 19 и третий 20 элементы И, генератор тактовых импульсов 21, первый 22 и второй 23 триггеры пуска, одновибратор - формирователь импульсов 24 и блок формировани  импульсов 25.
Формирователь импульсов и блок формирователей импульсов представл ют собой схемы, вырабатывающие из входных тактовых импульсов сигналы с задержкой и длительностью в соответствии с временной диаграммой работы устройства, и могут быть выполнены, к примеру, на основе од- новибраторов.
В частности, каждый из формирователей может быть реализован с помощью микросхемы К155АГЗ, содержащей два
vj со
О
4
00 О
одновибратора. При последовательном включении одновибраторов первый из них обеспечивает формирование задержки относительно входного импульса, а второй элемент формирует длительность выходного импульса.
Все остальные блоки устройства могут быть непосредственно реализованы соответствующими цифровыми интегральными микросхемами,
Под исполнительным устройством подразумеваетс  некоторое устройство, работающее под микропрограммным управлением и имеющее, как минимум, перечисленные выше входы и выход. Подобным устройством могут быть различные АЛУ, операционные устройства, микропроцессорные секции и т.п. При этом управл ющие входы служат дл  задани  кода микрокоманды, вход синхронизации - дл  временной синхронизации работы исполнительного устройства в ув зке с работой устройства в „Целом, например, дл  фиксации результата выполнени  микрокоманды во внутренних регистрах, аккумул тора и пр. Выход сЬйтрййи   индицирует результат выполнени  микрокоманды.
Устройство работает следующим образом . , , . ./ ... .;.... ........
Управление работой устройства осуществл етс  путем лодачи сигналов извне на входы 12,13 и анализа сигнала на выходе 14 блока управлени  1 любым из известных способов, числе с помощью ЭВМ при наличии соответствующего контроллера. Установка устройства в исходное состо ние производитс  подачей импульса на вход 1.2 блока управлени  1. Проход  через элемент ИЛИ 17 на вход сброса первого триггера 22, сигнал ycfaHавливаетИа его выходе уровень логического нул , который подаетс  на информационный вход второго триггера 23 и проходит на его выход после поступлени  на вход синхронизации триггера 23 очередного импульса с выхода генератора 21, что индицируетс  на выходе 14 и преп тствует прохождению тактовых импульсов с выхода генератора 21 через третий элемент И 20 на вход блока 25. В результате этого устройство находитс  в исходном (неработающем) состо нии. ..- . ..
Запуск работьГустройства осуществл етс  подачей импульса на вход 13 (вход установки первого триггера 22). При этом первый триггер 22 взводитс  в единичное состо ние, что по аналогии с описанным выше приводит к по влению логической единицы на выходе второго триггера 23.
Сигнал с выхода триггера 23 поступает на выход 14, указыва  на работу устройства,
и разрешает прохождение тактовых импульсов через третий элемент И 20 на блока формирователей импульсов 25, на в л- ходах которого начинаетс  генераци  ий-.
пульсов в соответствии с временной диаграммой фиг.3. : i
Кроме того, по фронту сигнала на вы(о- де триггера 23 первый формирователь 24 обеспечивает по вление на третьем 28 в ыходе блока управлени  1 импульса с д/|и- тельностью, равной такту работы устройства. Поступа  на вход разрешени  мультиплексора 3, этот импульс запрещает его работу, устанавлива  на его выходах код
нул , поступающий далее на адресные управл ющей пам ти 6 и на входы первого 4 и второго 5 регистров-счетчикфв.
Этим обеспечиваетс  принудительна  $ыборка микрокоманды по нулевому адресу в
первом такте работы устройства, В каждом следующем такте работы выборка кода che- дующей микрокоманды из управл ющей Пам ти 6 на входы регистра 7 буДет выполн тьс  по адресу, определ емому текущим кодом на вторых выходах регистра 7, содержимым регистра 2 и состо нием исполнительного устройства 8..
В зависимости от кода на вторых выходах регистра 7 устройство реализует сле|ду ющиевиды -управлени  последовательностью:
О - безусловный переход к следующей микрокоманде;
1 - безусловный переход по адресу, ука- занному на первых выходах регистра 7;
2 - переход по адресу регистра 7 При выполнении услови  или переход к следующей микрокоманде при невыполнении услови , причем условием служит определенное состо ние устройства 8;
3 -останов по концу микропрограмМы. В начале такта работы устройства проводитс  дешифраци  кода микрокоманды, поступающего со вторых выходов регистра
7 через первые входы 34 блока 1 на деи|иф- ратор 15. В результате дешифрации микрокоманд 1, 2 или 3 по вл етс  сигна на одном из соответствующих выходов деЦмф- ратора 15. .
Рассмотрим выполнение микроко ан- ды 2. Сигнал с первого выхода блокф 25 управл ет прохождением сигнала со второго выхода дешифратора 15 через элеме -пг И 18 на второй вход элемент ИЛИ 16 и д злее
через выход 26 блока 1 на вход управлени  мультиплексора 3. При этом, как показано на фиг.З, в первомлотгутактепрохождение сигнала разрешено, а во втором - но. Это обеспечивает подачу на выводе
мультиплексора 3 в первом полутакт информации с выхода регистра 2, хран щего адрес следующей микрокоманды, а во втором полутакте - информации с первых выходов регистра 7, указывающих адрес перехода. По окончании переходных прб- цессов на выходе мультиплексора 3 происходит запись информации в регистр-счетчик 4 по сигналу с выхода 29 блока 1 и наращивание содержимого регистра-счетчика 4 по сигналу с выхода 30 блока 1. Тем самым в регистре-счетчике 4 устанавливаетс  адрес следующей микрокоманды по отношению к микрокоманде, подлежащей выполнению в следующем такте, дл  случа  последовательной выборки, т.е. при невыполнении услови . Одновременно по адресу, определ емому содержимым регистра 2, из управл ющей пам ти 6 проводитс  выборка следующей микрокоманды, код которой записываетс  в регистр 11 с помощью импульса , поступающего с выхода 33 блока 1 в конце первого полутакта. Аналогично во втором полутакте в регистре - счетчике 5 устанавливаетс  адрес следующей микрокоманды дл  случа  перехода по условию. При этом используютс  импульсы загрузки и наращивани , подаваемые на входы регистра-счетчика 5 соответственно с выходов 31 и 32 блока 1. Адрес выбираемый микрокоманды дл  случа  перехода по условию подаетс  во втором полутакте с первых выходов регистра 7 через мультиплексор 3 на адресные входы управл ющей пам ти 6. Таким образом, к концу такта на первых входах мультиплексора Юс выходов пам ти 6 установлен код следующей микрокоманды дл  случа  перехода по уславию, а с выходов регистра 11 на вторые входы мультиплексора 10 поступает код микрокоманды дл  случа  невыполнени  услови .
В это же врем  исполнительное устройство 8 проводит выполнение текуа(ей микрокоманды в соответствии с состо нием третьих выходов регистра микрокоманд 7. С выхода состо ни  устройства 8 результат выполнени  микрокоманды в конце такта поступает на входы управлени  мультиплексоров 9 и 10. При наличии логической единицы на выходе состо ни  устройства 8 (условие выполнено) мультиплексор 9 обеспечивает прохождение на его выходы информации со второго 5 регистра-счетчика, в результате чего на входы регистра 2 поступает адрес следующей микрокоманды относительно выполн емой в следующем такте микрокоманды дл  случа  выполнени  услови  в текущем такте. В противном случае на входы регистра 2 поступит информаци  с выходов первого 4 регистра-счетчика, что соответствует переходу к следующей микрокоманде при невыполненном условии. После установлени  информации на выхо- дах мультиплексора 9 она может быть записана в регистр 2,
5Аналогично описанному сигнал с выхода состо ни  устройства 8 управл ет мультиплексором 10, обеспечива  к концу такта по вление на его выходах одного из двух возможных (в зависимости от выполнени 
0 услови ) кодов следующей микрокоманды. Импульс, поступающий с выхода 27 блока 1 в конце такта, обеспечивает запись правильной информации в регистры 2 и 7. В следующем такте работы устройство готово
5 выполн ть аналогичные действи .
В отличие от микрокоманды 2 при выполнении микрокоманды 0 на выходе 26 блока 1 в течение всего такта поддерживаетс  нулевой уровень, а при выполнении
0 микрокоманды 1 - единичный уровень благодар  наличию единичного сигнала на пер вом выходе дешифратора 15. Тем самым обеспечиваетс  соответственно безусловный переход к следующей микрокоманде и
5 безусловный переход по заданному адресу. В первом случае мультиплексор 3 обеспечивает прохождение на свои выходы и дал ее на другие блоки устройства информации с выходов регистра 2, а во втором случае - с
0 первых выходов регистра 7. Поскольку состо ни  входов мультиплексоров 9 и 10 к концу такта попарно неразличимы, то сигнал на выходе состо ни  устройства 8 не вли ет на работу схемы.
5 . Устройство выполн ет микрокоманду, хранимую в управл ющей пам ти 6, по тактам , каждый из которых выполн етс  аналогично описанному до по  влё й й   микрокоманды конец микропрограммы, в
0 результате дешифрации которой сигнал с третьего выхода дешифратора 15 поступает на первый вход элемента И 19, стробируе- мого импульсом со. второго выхода блока 25, и далее через элемент ИЛ И 17 на входсбро5 са первого 22 триггера. Это приводит к установке логического нул  на выходе второго 23 триггера после прихода на его вход синхронизации очередного импульса с выхода генератора 21, что индицируетс  на выходе

Claims (1)

  1. 0 14 устройства и преп тствует прохождению тактовых импульсов через первый элемент И 20 на другие блоки устройства. Формула изобретени  Устройство микропрограммного управ5 леии , содержащее блок пам ти микрокоманд , регистр микрокоманд, первый и второй регистры-счетчики, первый мультиплексор , генератор тактовых импульсов, первый и второй триггеры пуска, дешифратор , с первого по третий элементы И, первый и второй элементы ИЛИ, причем выход блока пам ти микрокоманд соединен с первым информационным входом первого мультиплексора, выход которого соединен с информационным входом регистра микро- команд, выход пол  переходов которого соединен с входом дешифратора, с первого по третий выходы которого соединены с первыми входами первого элемента ИЛИ, первого и второго элементов И, выход первого элемента И соединен с вторым входом первого элемента ИЛИ, выход второго элемента И соединен с первым входом второго элемента ИЛИ, выход которого соединен с входом установки в О первого триггера пуска, выход которого соединен с информационным входом второго триггера пуска, выход генератора тактовых импульсов соединен с первым входом третьего элемента И и с входом синхронизации второго триг- гера пуска, входы сброса и пуска устройства соединены соответственное вторым входом второго элемента ИЛИ и с входом установки в 1 второго триггера пуска, отличающеес  тем, что, с целью сокращени  емкости блока пам ти микрокоманд, оно содержит регистр адреса, вспомогательный регистр, второй и третий мультиплексоры, одновибратор, блок формировани  импульсов , причем выход пол  адреса регистра микрокоманд соединен с первым информационным входом второго мультиплексора, выход которого соединен с информационными входам первого и второго счетчиков и адресным входом блока пам ти микроко- манд, выход которого соединен с информационным входом вспбмогательногд регистра, выход которого соединен с вторым информационным входом первого мультиплексора, выходы первого и второго регистров-счетчиков соединены соответс|- венно с первым и вторым информационнь - ми входами третьего мультиплексора, выход которого соединен с информационным входом регистра адреса, выход которого соединен с вторым информационным входим второго мультиплексора, выход пол  операций регистра микрокоманд подключен куЬ- равл ющему выходу устройства, вход логических условий устройства подключен; к управл ющим входам первого и третьего мультиплексоров, выход третьего элемента И соединен с входом запуска блока формировани  импульсов, первый выход которого соединен с вторым входом первого элемента И. второй выход блока формировани  импульсов соединен с входами запи си регистров адреса и микрокоманд, третий выход блока формировани  импульсов cbe- динен с вторым входом второго элементу И и с входом записи первого регистра-счетчика , с четвертого по седьмой выходы блрка формировани  импульсов соединены сфт- ветственно с входом прибавлени  единицы первого регистра-счётчика, с входами заЬи- си и прибавлени  единицы второго регистра-счетчика и с входом записи вспомогательного регистра, выход второго триггера пуска соединен с выходом состо ни  устройства, с вторым входом третьего элемента И и с входом одновибратора, выход которого соединен с входом стробйро- вани  второго мультиплексора, ,вы;ход первого элемента ИЛИ соединен с управл ющим входом второго мультиплексора.
    Т
    Фиг.
    Фиг.1
SU894734412A 1989-09-05 1989-09-05 Устройство микропрограммного управлени RU1786486C (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894734412A RU1786486C (ru) 1989-09-05 1989-09-05 Устройство микропрограммного управлени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894734412A RU1786486C (ru) 1989-09-05 1989-09-05 Устройство микропрограммного управлени

Publications (1)

Publication Number Publication Date
RU1786486C true RU1786486C (ru) 1993-01-07

Family

ID=21468328

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894734412A RU1786486C (ru) 1989-09-05 1989-09-05 Устройство микропрограммного управлени

Country Status (1)

Country Link
RU (1) RU1786486C (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Патент US № 4373180, 08.02.83. Дж.Мик, Дж. Брик. Проектирование микропроцессорных устройств с разр дно- модульной организацией.- М.: Мир, 1984, КН.1.С.25-28. Авторское свидетельство СССР № 1151962,кл. G 06 F9/22, 1983. *

Similar Documents

Publication Publication Date Title
US3764992A (en) Program-variable clock pulse generator
JPS6120145A (ja) マイクロプロセツサ動作解析装置
RU1786486C (ru) Устройство микропрограммного управлени
KR910001054B1 (ko) 다수의 제어저장장치를 갖추어 마이크로프로그램화된 데이터처리시스템의 데이터처리방법 및 그 장치
SU1550515A2 (ru) Процессор программируемого контроллера
JP2979653B2 (ja) 情報処理装置
SU763900A1 (ru) Устройство дл отладки программ
JPS59186062A (ja) 分散形プロセツサシステム
JP2758624B2 (ja) マイクロプログラムの調速方式
SU1469505A1 (ru) Устройство дл отладки программ
SU943730A1 (ru) Микропрограммное устройство управлени
JP2808757B2 (ja) デバッグ用マイクロプロセッサ
SU781814A1 (ru) Устройство управлени
SU670935A1 (ru) Процессор
SU1109752A1 (ru) Микропрограммное устройство управлени
JPS60124746A (ja) デ−タ処理装置
SU1130864A1 (ru) Микропрограммное устройство управлени
JPS63201725A (ja) 信号処理回路
SU1520535A1 (ru) Комбинаторное устройство
SU1174932A1 (ru) Устройство дл отладки программ
SU696454A1 (ru) Асинхронное устройство управлени
SU1439564A1 (ru) Генератор тестовых воздействий
SU1168936A1 (ru) Микропрограммное устройство управлени
SU1751767A1 (ru) Устройство дл контрол тестопригодных программ
JPH04152432A (ja) パイプライン