Изобретение относитс к области. вычислительной техники и может быть ирпользованр в вычислительных системах различного назначени . Известны процессоры 1, содержащие; устройство управлени , генератор синхросигналов, операционное устройство со средствами контрол и блок синхронизации. Принцип работы устройства состоит в том, что iiio сигналу детектора сшибки запускаютс средс ва, обеспечивающие выработ су специальных синхросигналов с периодом повторени , превыидющим период повторени рабочих синхро ;йгналов йа врем переходного про цесса. Недостатком устройства вл етс боцьшое врем контрол из-за низк кдиагностических свойств, обусловленных тем, что устройство управ лени и Операционное устройство работают на одинаковой частоте следовани синхросигналов и устройство управлени не успевает анализироват 1 езультаты преобразований в операци ном устройстве. Наиболее близким по технической сущности к изобретению вл етс про цессор 2 , содержащий блок микро- программного управлени , соединенный двусторонней св зью с регистром микрокоманд, выход которого подключен ко входу дешифратора микрокоманд, операционный блок, вход и выход которого подключены соответственно к рыходу дешифратора микрокоманд и адресному входу блока микропрограммного управлени , и блок синхронизации, включающий узел формировани основных и рабочих .тактовых импульсов, соединённый группой выходов с группой входов узла распределени тактовых импульсов, перва группа выходов которого подключена к группе входов синхронизации блока микpoпpoгpa пvIHOго управлени . Однако надежность этого устройст ва недостаточна из-за значительного времени, необходимого дл проведени тактового контрол в случа х по влени неисправностей как в самом процессоре, так и в вычислительной системе в целом. Целью изобретени вл етс повышение надежности работы. Поставленна цель достигаетс тём что в предложенном процессоре В блок.синхронизации введены узел формировани контрольных тактовых им пульсов, триггер управлени , две группы элементов И и группа элементов ИЛИ j выходы которых соединены с группой входов синхронизации операционного блока. Входы триггера управлени соединены с соответствующ ми дополнительными выходами дешифрат ра микрокоманд. Выходы второй группы выходов распределени тактовых иютульсов подключены ко входам соответствующих элементов И первой группы , уп)авл ю111ие входы которых соединены с первьам выходом триггера управлени , а выходы - с первыми входами элементов ИЛИ группы. Выходы узла формировани контрольньрс так . товых импульсов подключены ко входам соответ&твующих элементов И второй группы, управл ющие входы которых пЬдключены ко второму выходу тригге .ра управлени , а выходы - ко вторым входам соответствующих элементов ИЛИ группы. На чертеже дана структурна схема процессора. Он содержит операционный блок 1, блок 2 микропрограммного управлени , регистр 3 микрокоманд, дешифратор 4 микрокоманд, блс1К 5 синхронизации , включающий узел б формировани контрольных тактовых импульсов триггер 7 управлени , первую 8 и вторую 9 группы элементов И, группу 1О элементов ИЛИ, узел 11 формиро вани основных и рабочих тактовых им пульсов и узел 12 распределени тактовых импульсов. Устройство работает следующим образом . При нормальной работе процессора .рабочие тактовые импульсы, вырабатываемые узлом 11,поступают с выходов узла 12 на входы синхронизации блока 2 и блока 1, цричем на входы последнего эти тактовые импульсы посту пaют через элементы И первой группы 8, открытые управл ющим сигналом с нулевого выхода триггера 7, который установлен в единичное состо . ние сигналом с выхода дешифратора 4. При обнаружении ошибки в работе процессора осуществл етс переход на программу .поиска неисправности. Однаг из микрокоманд этой программы выз1|1вает переключение, триггера 7 в единичное состо ние, что вызывае сн :Е 1 е разраийющего сигнала с эле .ментов И группы В и подачу его с единичного выхода триггера 7 на упра л ющие входы элементов И группы 9. В результате на входы синхронизации блока 1 через группу 9 элементов И .-начинёцот.поступать тактовые импульсы формируемые узлом б. Если частота тактовых импульсов, поступающих из узла б, ниже частоты тактовыз импульсов, генерируема |узлом 12, то в режиме поиска неиспра ностей блок 2 может работать с более высокой частотой, чем блок 1. Это обеспечивает возможность анализа . результата выполнени микрооперации до начала выполнени другой, и, следовательно , облегчает процесс поиска неисправностей и исключает необходимость перезапуска процессора дл повторени ситуаций. Таким образом, предложенный процессор позвол ет упростить процедуры поиска неисправностей, сократить мх количество, повысить разрешающую способность диагностировани и снизить за счет этого врем кон.трол , Формула изобретени Процессор, содержащий блок микропрограммного управлени , соединенный двусторонней св зью с регистром микрокоманд, выход которого подключен ко.входу дешифратора микрокоманд , операционный блок, вход и выход которого подключены-соответственно к выходу дешифратора микрокоманд и адресному входу блока микропрограммного управлени , и блок синхронизации , включающий узел формировани основных и рабочих тактовых импульсов, соединенный группой выходов с группой входов узла распределени тактовых импульсов, перва группа выходов которого подключена к группе входов синхронизации блока микропрограммного управлени , о т л и чающ ийс , тем, что, с целью, повышени надежности, в блок синхронизации, введены узел формировани контрольных тактовых импульсов, триггер управлени , две группы элементов И и группа элементов ИЛИ, выходы которых соединены с группой входов синхрониза:ции .операционного блока, а входы триггера управлени соединены с соответствующими дополнительными выходами дешифратора микрокоманд, причем выходы иэ второйтруппы выходов узла распределени тактовых импульсов подключены ко входам соответствующих элементов И первой группы, управл ющие входы которых соединены с первым выходом триггера управлени , а ыходы - с первыми входами элементов . ИЛИ группы, выходы узла формировани контрольных тактовых импульсов подключены ко входам соответствующих элементов И второй группы, упр авл ющие входы которыхподключены ко второму выходу триггера управлени , а выхЬды - ко вторым входам соответствующих элементов ИЛИ группы. Источники информации, прин тые во внимание при экспертизе 1. Патент США № 38686-47, Н. кл. 340-172.5, 1970.