SU705452A1 - Микропрограммный процессор - Google Patents

Description

(54) МИКРОПРОГРАММНЫЙ ПРОЦЕССОР

1

Предлагаемое изобретение относитс  к вычислительной технике, в частности к процессорам с контролем.

Известен MHKponporpavMHWfi процессор- , содержащий операционный-блок, блок пам ти, регистр микрокоманд, регистр адреса микрокоманд, счетчик микрокоманд, триггер фиксации сбо  и элементы И, ИЛИ 1.

В известном процессоре контроль функционировани  адресного регистра и . схем управлени  выборкой п,ам ти микрокоманд осуществл етс  с низкой достоверностью, котора  обусловлена невозможностью полного контрол  микропрограмм, содержащих переменные части выполн емых команд. В таких микропрограммах контролируетс  только количество микрокоманд в последовательности, посто нной дл  данной команды.

Наиболее близким к изобретению по технической сущности  вл етс  микропрограммный процессор, содержащий операционный блок, первый вход которого соединен с первым входом первого элемента И и  вл етс  входом процессора,второй вход - с первым выходом регистра микрокоманд

третий вход операционного блока соединен с единичным выходом триггера фиксации сбо , первый выход операционного блока соединен с вторым входом первого элемента И и первым входом элемента ИЛИ, второй выход - с вторым входом элемента ИЛИ и первым информационным входом регистра адреса микрокоманд, а третий выход 0 с счетным входом счетчика микрокоманд и управл ю1цим входом блока пам ти, инЛормационный вход которого подключен к выходу регистра адреса микрокоманд , а выход - к входу регистра микрокоманд, второй выход которого соединен с первым входом второго . элемента И, второй вход которого через элемент НЕ соединен с выходом элемента ИЛИ и установочным входом

С счетчика микрокоманд, а выход - с управл ющим входом регистра адреса микрокоманд, второй информационный вход которого подключен к выходу первого элемента И 2.

5

Недостатком известного процессора  вл етс  низка  достоверность контрол  функционировани , обусловпенна  следующими факторами. В работе известного процессора осуществл етс  контроль работы адресного егнстра и схем управлени  выборкой пам ти микрокоманд, так ,как сбои-в этой аппаратуре привод т R wapiJTiietmjo последовательности микро программ, которые не обнаруживаютс  схемами контрол  считывани  инЛормации из пам ти микрокоманд. Суфнбстъ контрол  сводитс  к подсчету числа реализованных микрокоманд и сравнению его с заданным. ОДнаГкО дл  микропрограмм, содержа tHjix участки микрокоманд, выполнение которых зависит от дополнительных логических условий выполнени  команды, осуществл етс  контроль чиШй ййкрбкоманд только к неизменной части микропрограммы. При этом независимо от количёства выполн емых микрокоманд в переменной части выполннемой команды содержимое счетчика микрокоманд должно быть равно содержимому адресного пол  последней микрокоманды. Количество микрокоманд в переменИбй Части микропрограммы, завис щее от пор дка выполнени  (проверки) и значений логических условий, в Из вёстном процессоре не контролируетс . ЭтЬ св зано с отсутствием в извес ном процессоре устройства, ФикСйрую щегб пор док проверки и значени  лог ческих условий,что делает невозможны идентификацию последовательности мик Тро команд,котора  реализуетс  при про Bepke тех или иных логических услови Целью изобретени   вл етс  повьвд ййё достоверности информации. Указанна  цель достигаетс  тем, что в микропрограммный процессор до . йЬлнйтёльно введены регистр логичес условий, информационный вход.которо подключен к четвертому выходуопера ционного блока, а управл ющий вход к выходу элемента ИЛИ, и блок авали за , , второй, третий и четвер тый входы которого, соединены с вторам выходом регистра микрокоманд, й1йХОд6м счетчика микрокоманд, ва хбдбм регистра логических условий и выходом элемента ИЛИ .сбо Вётствен S ёыХрд - с установочным входом, три гера фиксации сбо , а также тем, чт блок анализа содержит узел фррмиро - ййи  кбнтрольных признаков, первый и второй входы которого .подключены к первому и третьему входам блока соответственно, узел сравнени , пер . 1 выЙ)зх6д которого соединен с вторым входом блока, а второй вход - с выхо дом узла формировани  контрольных fipWsHakoB и элемент и, первый и вто входа которого подключены к выходу у зла сравнени  и четвертому входу блока соответственно, а выход - к выходу блока. На фиг. приведена функциональна  хема устройства; на Лиг .2 - алгоритм икропрограмглы. Процессор содержит операционный блок 1, первый элемент И 2, элемент ИЛИ 3, элемент НЕ 4, второй элемент 5, регистр 6 адреса микрокоманд, блок 7 пам ти, регистр 8 микрокоманд, счетчик 9 микрокоманд, регистр.10 огических условий, блок 11 анализа, триггер 12 фиксации сбо , узел 13 формировани  контрольных признаков, узел 14 сравнени , элемент И 15. На рис.2 символами О (.,... ilkv-V--C; ,.,...r-tg;-i4i,...) обозначены микрокоманды , а через x Cd-i; г ) - логические услови . Неизменна  Часть Мйкроп)ограммы представл ет собой последовательностЬ микрокоманд О...а|, Далее реализуема  последовательность микрокоманд зависит от логических условий. В зависимости от логических условий -(5 в микропрограмме могУт реализоватьс  следующие три последовательности микрокоманд: а)перва  последовательность соответствует пор дку поступлени  и наборам логических условий равна a,.--Q,--ay и содержит -l1 микрокоманд; б)втора  последовательность соответствует пор дку поступлени  и значени м логических условий равна av- -iQv-«v+e-«4-;VaS и содержит + t-t-d- - микрокоманд; в)треть  последовательность соответствует пор дку поступлени  и значени м логических условий XiX. paBHa a...,...ai.e-Sv -ap a y . и содержит/А -1 е, микрокоманд. Работает процессор следующим образом . Выборкой микрокоманд управл ет операционный блок 1 путем передачи сигналов по третьему выходу в блок 7 пам ти. Операционный блок 1 осуществл ет ари(1метические и логические преобразовани  информации и контролирует правильность их выполнени . Кроме того, операционный блок 1 контролирует по четности правильность считывани  информации из блока 7 пам ти в регистр 8 микрокоманд. Пор док поступлени  и значени  логических условий фиксируютс  . регистром .10 логических условий, ко- . торый тем самым осуществл ет идентификацию конкретной последовательности микрокоманд в микропрограмме и формирование соответствующего признака . Блок 11 анализа выполн ет следующие функции; а) формирует контрольный признак (код) заданного числа микрокоманд в последовательности, однозначно

соответствующий признаку пор дка поступлени  и значений логических условий, формируемому регистром 10 логических условий, и. признаку данной микропрограммы, формируемому в адресном поле регистра 8 микрокоманд в конце циклов выборки и исполнени  команд;

б)сравнивает признак (код) числа реализованных микрокоманд

в микропрограмме, который п оступает на второй вход-блока 11 анализа с выхода счетчика 9 микрокоманд, с контрольным признаком;

в)в случае несовпадени  признака реализованных микрокоманд с контрольным подает сигнал сбо  на установочный вход триггера 12 фиксаци  сбо .

Выполнение команды в предлагаемо устройстве разделено на два цикла: цикл выборки команды из оперативной пам ти и преобразований адреса и цикл исполнени  команды в соответствии с кодом операции.

В конце цикла выборки команды и адресных преобразований опергщионный блок 1 возбуждает сигнал по первому выходу. При этом кодоперации команды через первый элемент И 2 передаетс  в регистр б адреса микрокоманд. После этого начинает выполн тьс  микропрограмма цикла исполнени  команды.

В конце исполнени  команды операционный блок 1 возбуждает сигиал на втором выходе, который устанавливает в исходное состо ние регистр 6 адреса микрокоманд и осуществл ет переход к .выполнению микропрогра 1ы цикла выборки следующей команды.

В ходе выполнени  микропрограмм сигнсшы на первом и втором выходах операционного блока 1 отсутствуют. При этом на выходе элемента ИЛИ 3 сигнал отсутствует, а на выходе элемента НЕ 4 присутствует единичны сигнал, который открывает второй элмент И 5, через первый вход которог с второго выхода регистра 8 адрес следующей микрокоманды передаетс  в регистр б адреса микрокоманд.

При наличии сигнала на первом или втором выходе блока 1 и нулевом выходном сигнале элемента НЕ втор элемент И 5 закрываетс ..

Дл  обнаружени  сбоев, которые привод т к нарушени м последователь ности микрокоманд и не обнаруживаютс  схемами контрол  считывани  информации из блока 7 пам ти, необходим контроль работы этой аппаратры .

Работает микропрограммный процессор при контроле регистра 6 адреса микрокоманд и схе№ управлени  выборкой пам ти микрокоманд след1тощим образом.

Кажда  микропрограмма исполнени  команд, цикл выборки команды и адресных преобразований имеет число микрокоманд , определ емое дл  данной микропрограммы пор дком поступлени  (проверки) и значени ми логических условий. Аппаратура процессора подсчитывает число микрокоманд, выполн емых в цикле выборки и в цикле исполнени  команды и сравнивает его с заданным. При несовпадении фиксируешьс  сбой.

Микропрограммы могут содержать посто нное число микрокоманд и переменное . Количество микрокоманд в микропрограммах с переменными част ми зависит от пор дка поступлени  (про5 верки) и значений логических условий .

KoHTpoJfb микропрограмм с посто нным числом микрокоманд.

При выполнении микрокоманд, форми0 рующих сигналы на первом и втором выходах операционного блока 1, второй элемент И 5 закрыт и адресное поле регистра 8 свободно. В эти моменты времени адрес следующей микроко5 манды определ етс  не содержимым адресного пол  регистра 8 микрокоманд , а содержимым регистра кода операций операционного блока 1. В эти моменты вр емени адресное поле

0 регистра В используетс  дл  контрол  правильности последовательности микрокоманд .

В микрокомандах, записанных в конце циклов, выборки и циклов испол5 нени  команд, записываетс  признак (код) данной микропрограммы Tj (где j - номер микpdпpoгpa wы ).

При считывании каждой микрокоманды сигнал с третьего выхода операционного блока 1 поступает на счет0 ный вход сетчика 9 микрокоманд, который на своих выходах формирует признак (код) числа реализовак ых микрокоманд ot.

Регистр 10 логических условий

5 в рассматриваемом случае находитс  в исходном состо нии.

Блок 11 анализа формирует сигнал сбо , если будет вы влено несоответствие между признаками оС и Xi

0

Сигналом с выхода элемента ИЛИ 3 блок 11 опрашиваетс  и при.отсутствии сигнала сбо  на выходе блока 11 равен нулю. При наличии сигнала сбо  на выходе блока 11 анализа по витс 

5 сигнал, который установит триггер 12 фиксации сбо , соединенный с третьим входом операционного блока 1, в единичное состо ние.

Claims (2)

1. i В конце цикла выборки и цикла исполнени  команды сигнал с выхода элемента ИЛИ 3 устанавливает в нулевое состо ние счетчик 9 микрокоманд ,, и регистр 10 логических условий и с началом нового цикла снова проводитс  подсчет микрокоманд аналогично описанному. Контроль микропрограмм с перемен ным числом микрокоманд. Предположим, что реализуетс  мик ропрограмма, алгоритм которой иэображен на фиг.2, В этсжм случае аналогично описанному вьзше происходит формирование признаков (кодов) данной микропрограммы Tj и числа реализованных мик рокомандоб г причем, так как в рассматриваемом случае могут реализова с  три последовательности микрокоманд , то oC-i может соответствоват либо , либо 2 , либо АЗ , т.е oL -CNVil,oL.. В регистр 10 логических условий в зависимости от пор дка поступлени и значений логических условий Х и X может быть записан один из следующих кодов признаков |bytV-1,,33jb --i:ool ,(l3.p -lAOl. Блок 11 анализа.сформирует сигна сбо , если будет вы влено несоответ ствие между признаком (кодом) cL с одной стороны и признаками fy- и с другой стороны. Далгёё- устройство функционирует аналогично описанному выше дл  случ микропрограмм с посто нным числом микрокоманд. Формула изобретени  1, Микропрограммный процессор, содержащий операционный блок, первы вход которого соединен с первым вхо дом первого элемента И и  вл етс  входом процессора, второй вход - с первым выходом регистра микрокоманд третий вход операционного блока со динен с единичным выходом триггера фиксации сбо , первый выход операционного блока соединен с вторым входом первого элемента И и первым входом элемента ИЛИ, второй выход с вторьлл входом элемента ИЛИ и пер вым информационным входом регистра адреса микрокоманд, а третий выход с счетньы входс и счетчика микрокоманд и управл ющим входом блока пам ти, информационный вход которого подключен к выходу регистра адреса икрокоманд, а выход - к входу регистра микрокоманд, второй выход которого соединен с первым входом второго элеглента И, второй вход которого через элемент НЕ соединен с вы содом элемента ИЛИ и установочным :,входом счетчика микрокоманд, а выход - с управл ющим входом регистра адреса микрокаманд, второй информационный вход которого подключен к выходу первого элемента И, от л ичающийс  тем, что, с целью повышени  достоверности информации, в него дополнительно введены регистр логических условий, информационный вход которого подключен к четвертому выходу операционного блока, а управл ющий вход - к выходу элемента ИЛИ, и блок анализа, первый, второй, третий и четвертый входы которого соединены с вторым выходом регистра микрокоманд, выходом счетчика микрокоманд, выходом регистра логических условий и выходом элемента ИЛИ соответственно, а выход - с установочным входом триггера фиксации сбо . 2. Процессор по П.1, о т л ич а ю щ и и с   тем, что блок анализа содержит узел формировани  контрольных признаков, первый и второй входы которого подключены к первому и третьему входам блока , соответственно, узел сравнени , первый вход которого соединен с вторым входом блока, а второй вход - с выходом узла формировани  контрольных признаков и элемент И, первый и второй входы которого подключены к выходу уз.ла сравнени  и четвертому входу блока соответственно, а выход - К выходу блока. Источники информации, прин тые во внимание при экспертизе 1.Авторское свидетельство СССР 481036, кл. Q06 F 9/14, 1975.
2. 2.Авторское свидетельство СССР 490122, кл. G06 Т 9/14, 1975 . ( прототип) .