SU490122A1 - Микропрограммный процессор - Google Patents

Description

1

Изобретение относитс 

к вычислительной технике и, в частности, к проектированию процессоров с контролем.

Известны микропрограммные процессоры, содержащие операционный блок, блок иам ти микрокоманд, регистр микрокоманд, регистр адреса микрокоманд, счетчик микрокоманд, схему сравнени , триггер фиксации сбо , два элемента «И, элементы «ИЛИ и «НЕ.

Иервый выход операционного блока соединен шиной чтени  микрокоманд с первым входом блока пам ти микрокоманд, выход блока пам ти микрокоманд - с входом регистра микрокоманд , первый выход которого подключен к первому входу операционного блока. Второй выход операционного блока соединен шиной начала операции с первым входом элемента «ИЛИ и с нервым входом первого элемента «И. Второй вход первого элемента «И св зан с входом процессора, а выход этого элемента «И - с первым входом регистра адреса микрокоманд. Выход регистра адреса микрокоманд подключен к второму входу блока пам ти микрокоманд. Третий выход операционного блока соединен шиной конца операции с вторым входом регистра адреса микрокоманд и с вторым входом элемента «ИЛИ, выход которого подключен к первому входу счетчика микрокоманд, первому входу схемы сравнени  и через элемент «НЕ к первому

2

входу второго элемента «И. Второй вход второго эле.мента «И соединен с вторым выходо .м регистра микрокоманд, выход - с третьим входом регистра адреса микрокоманд , а выход схемы сравнени  - с входом триггера фиксации сбо , выход которого подключен к второму входу операционного блока. Однако в известных процессорах контроль микропрограммных последовательностей требует значительных затрат оборудовани  и дополнительного времени дл  выборки проверочных чисел из оперативной пам ти.

Цель изобретени  - упрощение процессора

и повышение его быстродействи .

Это достигаетс  тем, что on дополнительно содержит триггер блокировки и третий элемент «И, причем четвертый выход операционного блока соединен шиной блокировки счета с входом установки триггера блокировки, вход гашени  которого св зан шиной конца операции с третьим выходом операционного блока, а выход триггера блокировки подключен к первому входу третьего элемента «И,

второй вход которого соединен шиной чтени  микрокоманд с нервым выходом операционного блока. Выход третьего элемента «И подсоединен к второму входу счетчика микрокоманд . Выход счетчика св зан с вторым входом схемы сравнени , третий вход схемы

сравнени  - с вторым выходом регистра микрокоманд .

Функциональна  схема микропрограммного процессора приведена на чертеже, где 1 - блок пам ти микрокоманд; 2 - регистр микрокоманд; 3 - поле микрокоманды регистра микрокоманд; 4 - адресное ноле регистра микрокоманд; 5 - оиерационный блок; 6 - адресный регистр микрокоманд; 7 - шина чтени  микрокоманд; 8 - шина начала операции; 9 - первый элемент 10 - шина конца операции; 11-элемент 12 - элемент 13, 14 - второй и третий элементы 15 - счетчик микрокоманд; 16 - триггер блокировки счета; 17 - схема сравнени ; 18- триггер фиксации сбо ; 19 - шина блокировки счета.

Микрокоманды выбираютс  из блока 1 пам ти микрокоманд в регистр 2 микрокоманд. Поле 3 микрокоманды управл ет работой oneрационного блока 5. Адресное поле 4 определ ет адрес следующей микрокоманды и передаетс  после выполнени  текущей микрокоманды в адресный регистр 6 микрокоманд, управл ющий выборкой из блока пам ти микрокоманд .

Выборка микрокоманды управл етс  операционным блоком 5 с помощью передачи сигналов по шине 7 чтени  микрокоманд в блок 1 пам ти микрокоманд. Операционный блок осуществл ет арифметические и логические преобразовани  информации и контролирует правильность их выполнени .

Правильность считывани  информации из пам ти микрокоманд в регистр 2 микрокоманд также контролируетс  но четности операционным блоком.

Выполнение команды разделено на два цикла: цикл выборки команды из оперативной пам ти и адресных преобразований и цикл исполнени  команды в соответствии с кодом операции. Цикл выборки команды н адресных преобразований  вл етс  общим дл  всех команд , цикл исполнени  команды включает различные микропрограммы дл  разных команд .

В конце цикла выборки команды и адресных преобразований операционный блок с контролем возбуждает сигнал на шине В начала операции. При этом код операции команды через элемент «И 9 передаетс  в старшие разр ды адресного регистра 6 и начинает выполн тьс  микропрограмма цикла исполнени  команды.

В конце микропрограммы исполнени  комаиды операционный блок 5 возбуждает сигнал на шине 10 конца операции, который гасит адресный регистр 6 и осуществл ет переход к выполнению микропрограммы цикла выборки следующей команды.

В ходе выполнени  микропрограмм сигналы на шинах начала 8 и конца 10 операции операционного блока отсутствуют. При этом выход элемента «ИЛИ 11 имеет нулевое значение , а выход элемента «НЕ 12 - единичное

значение и элемент «И 13 осуществл ет передачу адреса очередной микрокоманды из адресного пол  4 регистра 2 микрокоманд з адресный регистр 6.

При наличии сигнала па шине начала операции или шине конца операции выход элеЛ1ента «ПЛРЬ И имеет единичное значение, выход элемента «ME 12 - пулевое зпачение и элемент «И 13 закрываетс .

В работе микропрограммного процессора весьма важным  вл етс  контроль работы адресного регистра и схем управлени  выборкой пам ти микрокоманд, так как сбои этой аппаратуры могут привести к нарушени м последовательности микропрограмм, которые не обнаружены схемами контрол  считывани  информации из нам ти микрокоманд.

Контроль этой аппаратуры осуществл ют следующим образом.

Кажда  микропрограмма исполнени  команд , цикл выборки команды и адресных преобразований имеют определенное число микрокоманд . Аппаратура процессора подсчитывает число микрокоманд, выполн емых в цикле выборки и в цикле исполнени  команды, и сравнивает его с заданным. При несовпадении фиксируетс  сбой.

При выполнении микрокоманд, формирую1ДИХ сигналы па шинах начала операции и конца операции опер циопиого блока, элемент «И 13 закрыт и адресное поле 4 регистра микрокоманды свободно, в эти моменты вреvieHH адрес следуюп ей микр окоманды определ етс  не адресным полем регистра микрокоманд , а содержимым регистра кода операции операционного блока пли полем микрокоманды . В эти моменты времени оно используетс  дл  ко11трол  правильности последовательности микрокоманд.

В микрокомандах, записанг.ых в конце циклов выборки команды и циклов исполнени  команд , записываетс  число )окоманд, выполн емых в данном . При чтеипп каждой микрокоманды сигнал с шипы чтени  микрокоманды через элемент «И 14 поступает на счетный вход счетчика 15 микрокоманд, если триггер 16 блокировки счета установлен в положение «О.

Схема 17 сравнивает состо ние счетчика микрокоманд с адресным полем регистра микрокоманды и возбуждает сигнал на вЕ ьходе при несовпадении информации на входах. При нормальной работе процессора в моменты по влени  сигналов на выходе элемента «ПЛИ 11 выход схемы сравнени  должен иметь значение «О.

При сбо х в последовательност х микрокоманд в результате сбоев адресного регистра или схем возбуждени  пам ти микрокоманд выход схемы сравнени  имеет значение «1 в момент по влени  сигнала на выходе элемента «ПЛИ 11. Триггер 18 фиксации сбо , соединенный с входом операционного блока, устанавливаетс  в единичное состо ние.

В конце цикла выборки команды и цикла исполнени  команды сигнал с выхода элемента «ИЛИ 11 передаетс  на вход гашени  счетчика 15 микрокоманд и с началом нового цикла снова проводитс  подсчет микрокоманд . При выполнении некоторых команд количество микрокоманд в микропрограмме не посто нно, а зависит от дополнительных условий выполнени  команды. В этом случае в конце последовательности микрокоманд, котора  посто нна дл  данной команды, подаетс  микрокоманда, возбуждающа  сигнал на шине блокировки счета операционного блока, который устанавливает в «1 триггер блокировки счета. При этом элемент «И 14 закрываетс  и добавление «1 к счетчику микрокоманд прекращаетс .

В этом случае в адресном поле последней микрокоманды данной команды записываетс  число микрокоманд, которое выполн етс  до момента исполнени  микрокоманды блокировки счета, и, независимо от количества выполн емых микрокоманд в последующей переменной части выполн емой командь, содержимое счетчика микрокоманд должно быть равно содержимому адресного пол  последней микрокоманды. В таком режиме работы также осуществл етс  контроль правильности последовательности микрокоманд, так как при сбое в адресном регистре или схемах возбуждени  пам ти микрокоманд начинает выполн тьс  друга  микропрограмма и содержимое счетчика микрокоманд не совпадает с содержимым адресного пол  последней микрокоманды .

Предмет изобретени 

Микропрограм.мный процессор, содержащий операционный блок, блок пам ти микрокоманд , регистр микрокоманд, регистр адреса микрокоманд, счетчик микрокоманд, схему сравнени , триггер фиксации сбо , два элемента «И, элементы «ИЛИ и «НЕ, причем первый выход операционного блока соединен

6

шиной чтени  микрокоманд с первым входом блока пам ти микрокоманд, выход которого соединен с входом регистра .микрокоманд, первый выход которого соединен с первым входом операционного блока, второй выход которого соединен шиной начала операции с первым входом элемента «ИЛИ и с первым входом первого элемента «И, второй вход которого соединен с входом процессора, а выход первого элемента «И соединен с первым входом регистра адреса микрокоманд, выход которого соединен с вторым входом блока пам ти .микрокоманд, третий выход операционного блока соединен шиной конца операции с вторым входом регистра адреса микрокоманд и с вторым входом элемента «ИЛИ, выход которого соединен с первым входом счетчика микрокоманд, первым входом схемы сравнени  и через элемент «НЕ с первым входом второго элемента «И, второй вход которого соединен с вторым выходом регистра микрокоманд , а выход - с третьи.м входом регистра адреса микрокоманд, выход схемы сравнени  соединен с входом триггера фиксации сбо , выход которого соединен с вторым входом операционного блока, отличающийс  тем, что, с целью упрошени  процессора и увеличени  его быстродействи , он дополнительно содерл ит триггер блокировки и третий элемент «И, причем четвертый выход операционного блока соединен шиной блокировки счета с входом установки триггера блокировки , вход гашени  которого соединен шиной конца операции с третьим выходом операционного блока, а выход триггера блокировки соединен с первым входом третьего элемента «И, второй вход которого соединен шиной чтени  микрокоманд с первым выходом операционного блока, а выход третьего элемента «И соединен с вторым входом счетчика микрокоманд , выход которого соединен с вторым входом схемы сравнени , третий вход которой соединен с вторым выходом регистра микрокоманд .